It Libre-SOC-projekt, dat in iepen chip ûntwikkelet mei in hybride arsjitektuer yn 'e CDC 6600-styl, wêryn, om de grutte en kompleksiteit fan' e chip te ferminderjen, de CPU, VPU en GPU-ynstruksjes net skieden en oanbean wurde yn ien ISA , hat it stadium berikt fan it oerdragen fan it earste testmonster nei produksje. It projekt waard oarspronklik ûntwikkele ûnder de namme Libre RISC-V, mar waard omneamd ta Libre-SOC nei it beslút om RISC-V te ferfangen mei de OpenPOWER 3.0-ynstruksje-arsjitektuer (ISA).
It projekt is fan doel in kompleet, folslein iepen en royalty-frij systeem te meitsjen op in chip (SoC) dat kin wurde brûkt yn single-board kompjûters, netbooks en ferskate draachbere apparaten. Neist de CPU-spesifike ynstruksjes en registers foar algemien doel, biedt Libre-SOC de mooglikheden om fektoroperaasjes en spesjalisearre berekkeningen út te fieren dy't typysk binne foar VPU's en GPU's yn ien funksjoneel blok fan 'e prosessor. De chip brûkt de OpenPOWER-ynstruksje-arsjitektuer, de Simple-V-útwreiding mei ynstruksjes foar fektorisaasje en parallelle ferwurking fan gegevens, lykas spesjalisearre ynstruksjes foar ARGB-konverzje en mienskiplike 3D-operaasjes.
GPU-ynstruksjes binne rjochte op gebrûk mei de Vulkan graphics API, en VPU op it fersnellen fan YUV-RGB-konverzje en dekodearring fan MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis formaten en Opus. In fergese stjoerprogramma wurdt ûntwikkele foar Mesa dy't de mooglikheden fan Libre-SOC brûkt om in hardware-fersnelde software-ymplemintaasje fan 'e Vulkan graphics API te leverjen. Vulkan-shaders kinne bygelyks oerset wurde mei in JIT-motor om út te fieren mei spesjale ynstruksjes beskikber yn Libre-SOC.
Yn it folgjende testprototype binne se fan plan om de SVP64-útwreiding (Variable-length Vectorisation) út te fieren, wêrtroch't de Libre-SOC kin wurde brûkt as fektorprosessor (neist 32 64-bit registers foar algemien doel, sille 128 registers wurde levere foar fektorberekkeningen). It earste prototype omfettet mar ien kearn dy't rint op 300 MHz, mar binnen twa jier is it pland om in 4-kearnferzje frij te litten, dan in 8-kearnferzje, en op 'e lange termyn in 64-kearnferzje.
De earste batch fan 'e chip sil wurde produsearre troch TSMC mei de 180nm-prosestechnology. Alle ûntwikkelingen fan it projekt wurde ferspraat ûnder fergese lisinsjes, ynklusyf bestannen yn it GDS-II-formaat mei in beskriuwing fan 'e folsleine topology fan' e chip, genôch om jo eigen produksje te begjinnen. Libre-SOC sil de earste folslein ûnôfhinklike chip wêze basearre op de Power-arsjitektuer net produsearre troch IBM. De ûntwikkeling brûkte de nMigen-hardware-beskriuwingstaal (HDL basearre op Python, sûnder VHDL en Verilog te brûken), de FlexLib-standert selbiblioteken fan it Chips4Makers-projekt, en de fergese Coriolis2 VLSI-ark foar it konvertearjen fan HDL nei GDS-II.
De ûntwikkeling fan Libre-SOC waard finansierd troch de NLnet Foundation, dy't 400 tûzen euro tawiisd hat om in folslein iepen chip te meitsjen as ûnderdiel fan in programma om kontrolearbere en betroubere fûnemintele technyske oplossingen te meitsjen. De chip hat in grutte fan 5.5x5.9 mm en befettet 130 tûzen logyske poarten. It bestiet út fjouwer 4KB SRAM-modules en in 300 MHz phase-locked loop (PLL) ienheid.
Boarne: opennet.ru