In wurkjende PCI Express 5.0-ynterface waard toand op in konferinsje yn Taipei

Lykas jo witte, is de kurator fan 'e PCI Express-ynterface, de ynteryndustriële groep PCI-SIG, yn in haast om de lange efterstân efter it skema goed te meitsjen by it op 'e merk bringe fan in nije ferzje fan 'e PCI Express-bus mei spesifikaasjeferzje 5.0. De definitive ferzje fan 'e PCIe 5.0-spesifikaasjes is hjirmei goedkard yn 'e maitiid, en yn it nije jier moatte apparaten mei stipe foar de bywurke bus op 'e merke ferskine. Lit ús jo herinnerje dat, yn ferliking mei PCIe 4.0, de oerdrachtsnelheid lâns de PCIe 5.0-line sil ferdûbelje nei 32 gigatransaksjes per sekonde (32 GT / s).

In wurkjende PCI Express 5.0-ynterface waard toand op in konferinsje yn Taipei

Spesifikaasjes binne spesifikaasjes, mar foar de praktyske ymplemintaasje fan de nije ynterface, wurkje silisium en blokken binne nedich foar fergunningferliening oan tredden controller ûntwikkelders. Ien fan dizze besluten juster en hjoed op in konferinsje yn Taipei toande bedriuwen Astera Labs, Synopsys en Intel. Der wurdt beweard dat dit de earste wiidweidige oplossing is dy't folslein klear is foar ymplemintaasje yn produksje en foar fergunningferliening.

It platfoarm werjûn yn Taiwan brûkt de foarproduksje-chip fan Intel, Synopsys DesignWare-controller en de fysike laach PCIe 5.0 fan it bedriuw, dat kin wurde kocht ûnder lisinsje, lykas retimers fan Astera Labs. Retimers binne chips dy't de yntegriteit fan klokpulsen weromsette yn 'e oanwêzigens fan ynterferinsje of yn it gefal fan in swak sinjaal.

In wurkjende PCI Express 5.0-ynterface waard toand op in konferinsje yn Taipei

Lykas jo jo kinne foarstelle, as de snelheid fan gegevensoerdracht op ien line tanimt, hat de sinjaalintegriteit de neiging om te ferminderjen as de kommunikaasjelinen langer wurde. Bygelyks, neffens de spesifikaasjes foar de PCIe 4.0-line, is it oerdrachtberik sûnder gebrûk fan ferbiningen op 'e line mar 30 cm. Foar de PCIe 5.0-line sil dizze ôfstân noch koarter wêze en sels op sa'n ôfstân is it nedich om op te nimmen retimers yn de controller circuit. Astera Labs slagge it om retimers te ûntwikkeljen dy't sawol yn 'e PCIe 4.0-ynterface kinne operearje as as ûnderdiel fan' e PCIe 5.0-ynterface, dy't op 'e konferinsje demonstrearre waard.



Boarne: 3dnews.ru

Add a comment