De Rostec State Corporation en it technologybedriuw Yadro (ICS Holding) binne fan doel in nije prosessor foar laptops, PC's en servers te ûntwikkeljen en te begjinnen, basearre op de RISC-V-arsjitektuer, troch 2025. It is pland om wurkplakken yn Rostec-ôfdielingen en ynstellingen fan it Ministearje fan Underwiis en Wittenskip, it Ministearje fan Underwiis en it Ministearje fan Folkssûnens fan 'e Russyske Federaasje út te rusten mei kompjûters basearre op' e nije prosessor. 27,8 miljard roebel wurde ynvestearre yn it projekt (ynklusyf 9,8 miljard fan 'e federale begrutting), dat is mear as de totale ynvestearrings yn' e produksje fan Elbrus en Baikal processors. Yn oerienstimming mei it bedriuwsplan planje se yn 2025 60 tûzen systemen te ferkeapjen op basis fan nije processors en dêrfoar 7 miljard roebel te fertsjinjen.
Sûnt 2019 hat Yadro, in server- en opslachbedriuw, Syntacore yn besit, dat ien fan 'e âldste ûntwikkelders is fan spesjalisearre iepen en kommersjele RISC-V IP-kearnen (IP Core), en is ek ien fan' e oprjochters fan 'e non-profit organisaasje. RISC-V International, tafersjoch op de ûntwikkeling fan de RISC-V ynstruksje set arsjitektuer. Sa binne d'r mear as genôch boarnen, ûnderfining en kompetinsje om in nije RISC-V-chip te meitsjen.
It wurdt rapportearre dat de chip dy't wurdt ûntwikkele sil omfetsje in 8-kearn-prosessor dy't wurket op 2 GHz. Foar produksje is it plan om it 12nm technyske proses te brûken (foar fergeliking, yn 2023 is Intel fan plan om in chip te produsearjen basearre op 'e SiFive P550 RISC-V-kearn mei 7 nm-technology, en yn 2022 yn Sina wurdt ferwachte dat it de XiangShan-chip sil produsearje , wurket ek op in frekwinsje fan 2 GHz, mei it technyske proses 14 nm).
Syntacore biedt op it stuit foar lisinsje fan de RISC-V SCR7-kearn, geskikt foar gebrûk yn konsumintekompjûters en it stypjen fan it gebrûk fan Linux-basearre systemen. SCR7 ymplemintearret de RISC-V RV64GC ynstruksje set arsjitektuer en omfettet in firtuele ûnthâld controller mei ûnthâld side stipe, MMU, L1 / L2 caches, driuwende punt ienheid, trije privileezje nivo 's, AXI4- en ACE-kompatible ynterfaces, en SMP stipe (oant 8 kearnen).
Wat software oanbelanget, wurdt RISC-V-stipe mei súkses ûntwikkele yn Debian GNU/Linux. Derneist kundige Canonical ein juny de formaasje oan fan klearmakke builds fan Ubuntu 20.04 LTS en 21.04 foar de RISC-V-boards SiFive HiFive Unmatched en SiFive HiFive Unleashed. RISC-V is ek koartlyn porteare nei it Android-platfoarm. It is opmerklik dat Yadro sûnt 2017 in Sulveren lid is fan 'e Linux Foundation, en ek lid is fan it OpenPOWER Foundation-konsortium, dat de OpenPOWER-ynstruksje-arsjitektuer (ISA) befoarderet.
Tink derom dat RISC-V in iepen en fleksibel masineynstruksjesysteem leveret wêrmei mikroprocessors kinne wurde boud foar willekeurige tapassingen sûnder royalty's te freegjen of gebrûksbetingsten op te lizzen. RISC-V lit jo folslein iepen SoC's en processors meitsje. Op it stuit, basearre op 'e RISC-V-spesifikaasje, ûntwikkelje ferskate bedriuwen en mienskippen ûnder ferskate fergese lisinsjes (BSD, MIT, Apache 2.0) ferskate tsientallen farianten fan mikroprosessor-kearnen, SoC's en al produsearre chips. Bestjoeringssystemen mei heechweardige stipe foar RISC-V omfetsje GNU/Linux (oanwêzich sûnt de útjeften fan Glibc 2.27, binutils 2.30, gcc 7 en de Linux kernel 4.15) en FreeBSD.
Boarne: opennet.ru