Tha an Rostec State Corporation agus a’ chompanaidh teicneòlais Yadro (ICS Holding) an dùil pròiseasar ùr a leasachadh agus a thòiseachadh airson coimpiutairean-uchd, PCan agus frithealaichean, stèidhichte air ailtireachd RISC-V, ro 2025. Thathas an dùil goireasan obrach ann an roinnean Rostec agus ionadan Ministrealachd an Fhoghlaim agus Saidheans, Ministrealachd an Fhoghlaim agus Ministreachd Slàinte Caidreachas na Ruis uidheamachadh le coimpiutairean stèidhichte air a ’phròiseasar ùr. Thèid 27,8 billean rubles a thasgadh sa phròiseact (a ’toirt a-steach 9,8 billean bhon bhuidseit feadarail), a tha nas motha na na tasgaidhean iomlan ann an cinneasachadh pròiseasairean Elbrus agus Baikal. A rèir a 'phlana gnìomhachais, ann an 2025 tha iad an dùil 60 mìle siostam a reic stèidhichte air pròiseasan ùra agus a' cosnadh 7 billean rubles airson seo.
Bho 2019, tha Syntacore air a bhith aig Yadro, frithealaiche agus companaidh stòraidh, a tha mar aon den luchd-leasachaidh as sine de choraichean sònraichte fosgailte agus malairteach RISC-V IP (IP Core), agus tha e cuideachd mar aon den fheadhainn a stèidhich a’ bhuidheann neo-phrothaideach. RISC-V International, a’ cumail sùil air leasachadh ailtireachd seata stiùiridh RISC-V. Mar sin, tha barrachd air goireasan, eòlas agus comas gu leòr ann airson sliseag RISC-V ùr a chruthachadh.
Thathas ag aithris gum bi a’ chip a thathar a’ leasachadh a’ toirt a-steach pròiseasar 8-core ag obair aig 2 GHz. Airson cinneasachadh thathar an dùil am pròiseas teignigeach 12nm a chleachdadh (airson coimeas a dhèanamh, ann an 2023 tha Intel an dùil sliseag a dhèanamh stèidhichte air cridhe SiFive P550 RISC-V a’ cleachdadh teicneòlas 7 nm, agus ann an 2022 ann an Sìona thathar an dùil gun toir e a-mach chip XiangShan. , cuideachd ag obair aig tricead 2 GHz, a 'cleachdadh a' phròiseas teicnigeach 14 nm).
Tha Syntacore an-dràsta a’ tabhann cead a thoirt do chridhe RISC-V SCR7, a tha freagarrach airson a chleachdadh ann an coimpiutairean luchd-cleachdaidh agus a’ toirt taic do chleachdadh siostaman stèidhichte air Linux. Bidh SCR7 a’ buileachadh ailtireachd seata stiùiridh RISC-V RV64GC agus a’ toirt a-steach rianadair cuimhne brìgheil le taic duilleag cuimhne, MMU, caches L1 / L2, aonad puing fleòdraidh, trì ìrean sochair, eadar-aghaidh AXI4- agus ACE-co-fhreagarrach, agus taic SMP (suas gu 8 niuclas).
A thaobh bathar-bog, tha taic RISC-V ga leasachadh gu soirbheachail ann an Debian GNU / Linux. A bharrachd air an sin, aig deireadh an Ògmhios, dh’ainmich Canonical gun deidheadh togail deiseil de Ubuntu 20.04 LTS agus 21.04 a chruthachadh airson bùird RISC-V SiFive HiFive Unmatched agus SiFive HiFive Unleashed. Chaidh RISC-V a ghluasad gu àrd-ùrlar Android o chionn ghoirid. Bu chòir a thoirt fa-near gu bheil Yadro air a bhith na bhall Airgid den Linux Foundation bho 2017, agus tha e cuideachd na bhall de cho-bhanntachd OpenPOWER Foundation, a bhios ag adhartachadh ailtireachd seata stiùiridh OpenPOWER (ISA).
Cuimhnich gu bheil RISC-V a’ toirt seachad siostam stiùiridh inneal fosgailte agus sùbailte a leigeas le microprocessors a bhith air an togail airson tagraidhean neo-riaghailteach gun a bhith feumach air dleasdanasan no a bhith a’ cur chumhachan cleachdaidh an sàs. Leigidh RISC-V leat SoCs agus pròiseasairean gu tur fosgailte a chruthachadh. An-dràsta, stèidhichte air sònrachadh RISC-V, tha grunn dhusan dreach de choraichean microprocessor, SoCs agus sgoltagan a chaidh a dhèanamh mar-thà gan leasachadh le diofar chompanaidhean agus choimhearsnachdan fo dhiofar cheadan an-asgaidh (BSD, MIT, Apache 2.0). Tha siostaman obrachaidh le taic àrd-inbhe airson RISC-V a’ toirt a-steach GNU/Linux (an làthair bho chaidh Glib 2.27 a leigeil ma sgaoil, binutils 2.30, gcc 7 agus an Linux kernel 4.15) agus FreeBSD.
Source: fosgailtenet.ru