Na arquitectura das plataformas x86 xurdiron dúas tendencias que se complementan. Segundo unha versión, necesitamos avanzar cara á integración de recursos informáticos e de control nun só chip. O segundo enfoque promove a distribución de responsabilidades: o procesador está equipado cun bus de alto rendemento que forma un ecosistema escalable periférico. Constitúe a base da topoloxía lóxica do sistema Intel C620 para plataformas de alto nivel.
A diferenza fundamental co chipset Intel C610 anterior é a expansión da canle de comunicación entre o procesador e os periféricos incluídos no chip PCH mediante o uso de enlaces PCIe xunto co bus DMI tradicional.
Vexamos máis de cerca as innovacións da ponte sur de Intel Lewisburg: que enfoques evolutivos e revolucionarios ampliaron os seus poderes para comunicarse cos procesadores?
Cambios evolutivos na comunicación CPU-PCH
Como parte do enfoque evolutivo, a principal canle de comunicación entre a CPU e a ponte sur, que é o bus DMI (Direct Media Interface), recibiu soporte para o modo PCIe x4 Gen3 cun rendemento de 8.0 GT/S. Anteriormente, no Intel C610 PCH, a comunicación entre o procesador e a lóxica do sistema realizábase en modo PCIe x4 Gen 2 cun ancho de banda 5.0 GT/S.
Comparación da funcionalidade lóxica do sistema de Intel C610 e C620
Teña en conta que este subsistema é moito máis conservador que os portos PCIe integrados do procesador, normalmente usados para conectar GPU e unidades NVMe, onde se utilizou PCIe 3.0 durante moito tempo e está prevista a transición a PCI Express Gen4.
Cambios revolucionarios na comunicación CPU-PCH
Os cambios revolucionarios inclúen a adición de novas canles de comunicación PCIe CPU-PCH, chamadas enlaces ascendentes adicionais. Fisicamente, trátase de dous portos PCI Express que funcionan en modos PCIe x8 Gen3 e PCIe x16 Gen3, ambos 8.0 GT/S.
Para a interacción entre a CPU e Intel C620 PCH, utilízanse 3 buses: DMI e dous portos PCI Express
Por que foi necesario revisar a topoloxía de comunicación existente co Intel C620? En primeiro lugar, pódense integrar no PCH ata 4 controladores de rede 10GbE con funcionalidade RDMA. En segundo lugar, a nova e máis rápida xeración de coprocesadores Intel QuickAssist Technology (QAT), que proporcionan soporte de hardware para a compresión e o cifrado, encárganse de cifrar o tráfico de rede e os intercambios co subsistema de almacenamento. E, finalmente, o "motor da innovación" - , que só estará dispoñible para OEM.
Escalabilidade e flexibilidade
Unha propiedade importante é a posibilidade de seleccionar opcionalmente non só a topoloxía de conexión PCH, senón tamén as prioridades dos recursos internos do chip no acceso a canles de comunicación de alta velocidade co procesador central (procesadores). Ademais, no modo especial EPO (EndPoint Only Mode), a conexión PCH realízase no estado dun dispositivo PCI Express normal que contén recursos 10 GbE e Intel QAT. Ao mesmo tempo, a interface DMI clásica, así como unha serie de subsistemas Legacy, mostrados en negro no diagrama, están desactivados.
Arquitectura interna do chip Intel C620 PCH
En teoría, isto fai posible usar máis dun chip Intel C620 PCH nun sistema, escalando a funcionalidade de 10 GbE e Intel QAT para cumprir os requisitos de rendemento. Ao mesmo tempo, as funcións legacy que só se necesitan nunha única copia pódense activar só nun dos chips PCH instalados.
Así, a última palabra en deseño corresponderalle ao desenvolvedor da plataforma, actuando en función tanto de factores tecnolóxicos como de mercadotecnia acordes ao posicionamento de cada produto concreto.
Fonte: www.habr.com