A Fundación Linux lanzou unha nova dirección: a Alianza CHIPS. Como parte deste proxecto, a organización desenvolverá o sistema de instrución gratuíto RISC-V e tecnoloxías para a creación de procesadores baseados nel. Contámosche con máis detalle o que está a suceder nesta zona.
/ foto
Por que apareceu a Alianza CHIPS?
Parches que protexen contra Meltdown e Spectre, nalgúns casos servidores nun 50%. Ao mesmo tempo, aínda están xurdindo novas variacións de vulnerabilidades relacionadas coa execución de comandos especulativos. Sobre un deles - Os especialistas en seguridade da información chamárono Spoiler. Esta situación afecta a necesidade de revisar as solucións hardware existentes e os enfoques para o seu desenvolvemento. En particular, Intel unha nova arquitectura para os seus procesadores, non suxeita a Meltdown e Spectre.
A Fundación Linux tampouco quedou a un lado. A organización lanzou a súa propia iniciativa, a CHIPS Alliance, cuxos membros desenvolverán procesadores baseados en RISC-V.
Que proxectos xa se están a desenvolver?
Os membros da CHIPS Alliance inclúen Google, Western Digital (WD) e SiFive. Cada un deles presentou os seus propios desenvolvementos. Falemos dalgúns deles.
RISCV-DV
O xigante da busca de TI lanzou unha plataforma para probar procesadores baseados en RISC-V en código aberto. Solución aleatoria equipos que comprobar a funcionalidade do dispositivo: probar procesos de transición, pilas de chamadas, - rexistros, etc.
Por exemplo, a responsable de realizar unha proba sinxela de instrucións aritméticas:
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
En desenvolvedores, a plataforma difire dos seus análogos en que permite probas secuenciais de todos os compoñentes do chip, incluído o bloque de memoria.
Protocolo OmniXtend
Este é un protocolo de rede de WD que proporciona coherencia da caché a través de Ethernet. permite intercambiar mensaxes directamente coa caché do procesador e úsase para conectar varios tipos de aceleradores: GPU ou FPGA. Tamén é axeitado para crear sistemas baseados en múltiples chips RISC-V.
Protocolo xa compatible orientado ao tratamento de datos en centros de datos. SweRV é un procesador superescalar de dobre canalización de 32 bits construído cunha tecnoloxía de proceso de 28 nm. Cada canalización ten nove niveis, o que permite cargar e executar varios comandos simultaneamente. O dispositivo funciona a unha frecuencia de 1,8 GHz.
Xerador Rocket Chip
A solución é de SiFive, que foi fundada polos desenvolvedores da tecnoloxía RISC-V. é un xerador de núcleo de procesador RISC-V na linguaxe Chisel. El un conxunto de bibliotecas parametrizadas que se utilizan para crear .
En canto a , entón é unha linguaxe de descrición de hardware baseada en Scala. Xera código Verilog de baixo nivel que para procesamento en ASIC e FPGA. Así, permítelle utilizar os principios de POO ao desenvolver .
Perspectivas de alianza
Os expertos din que a iniciativa da Fundación Linux fará que o mercado dos procesadores sexa máis democrático e aberto a novos xogadores. En IDC que a crecente popularidade deste tipo de proxectos terá un impacto positivo no desenvolvemento das tecnoloxías de aprendizaxe automática e dos sistemas de IA en xeral.
/ foto PD
O desenvolvemento de procesadores de código aberto tamén reducirá o custo do deseño de chips personalizados. Non obstante, isto só ocorrerá se a comunidade da Fundación Linux consegue atraer suficientes desenvolvedores.
Proxectos semellantes
Outras organizacións tamén están a desenvolver proxectos relacionados co hardware aberto. Un exemplo é o consorcio CXL, que presentou o estándar Compute Express Link a mediados de marzo. A tecnoloxía é análoga a OmniXtend e tamén conecta CPU, GPU, FPGA. Para o intercambio de datos, o estándar usa o bus PCIe 5.0.
Outro proxecto dedicado ao desenvolvemento de tecnoloxías de procesadores é MIPS Open, que apareceu en decembro de 2018. A iniciativa foi creada pola startup Wave Computing. Os desenvolvedores están a planificar Acceso aos últimos conxuntos de comandos MIPS de 32 e 64 bits para a comunidade de TI. Inicio do proxecto nos próximos meses.
En xeral, o enfoque de código aberto está a ser xeralmente aceptado non só para o software, senón tamén para o hardware. Estes proxectos son apoiados por grandes empresas. Polo tanto, podemos esperar que nun futuro próximo aparezan no mercado máis dispositivos baseados en estándares de hardware abertos.
Últimas publicacións do noso blog corporativo:
Publicacións da nosa canle de Telegram:
Fonte: www.habr.com