O Launch Vehicle Digital Computer (LVDC) xogou un papel fundamental no programa lunar Apolo, controlando o foguete Saturno 5. Como a maioría dos ordenadores da época, almacenaba datos en pequenos núcleos magnéticos. Neste artigo, Cloud4Y fala do módulo de memoria LVDC de luxo Steve Jurvetson.
Este módulo de memoria foi mellorado a mediados da década de 1960. Creouse utilizando compoñentes de montaxe en superficie, módulos híbridos e conexións flexibles, o que a converteu nunha orde de magnitude máis pequena e lixeira que a memoria de ordenador convencional da época. Non obstante, o módulo de memoria permitía almacenar só 4096 palabras de 26 bits.
Módulo de memoria sobre núcleos magnéticos. Este módulo almacena 4K palabras de 26 bits de datos e 2 bits de paridade. Con catro módulos de memoria que dan unha capacidade total de 16 palabras, pesa 384 kg e mide 2,3 cm x 14 cm x 14 cm.
A misión á Lúa comezou o 25 de maio de 1961, cando o presidente Kennedy anunciou que Estados Unidos levaría un home á Lúa antes do final da década. Utilizou o foguete Saturn 5 de tres etapas, o foguete máis poderoso xamais construído. O Saturn 5 foi controlado e controlado por un ordenador (aquí sobre el) da terceira etapa do vehículo de lanzamento, comezando desde o despegue á órbita terrestre e despois mentres avanza cara á Lúa. (A nave espacial Apollo estaba a separarse do foguete Saturno V neste punto, e a misión LVDC completouse.)
O LVDC está instalado nun marco de soporte. Os conectores redondos son visibles na parte frontal do ordenador. Usados 8 conectores eléctricos e dous conectores de refrixeración líquida
LVDC era só unha das varias computadoras a bordo do Apollo. O LVDC estaba conectado ao sistema de control de voo, un ordenador analóxico de 45 kg. O ordenador de navegación a bordo de Apollo (Apollo Guidance Computer, AGC) guiou a nave cara á superficie lunar. O módulo de mando contiña un AGC, mentres que o módulo lunar contiña un segundo AGC xunto co sistema de navegación Abort, un ordenador de emerxencia de reserva.
Había varios ordenadores a bordo do Apolo.
Dispositivos lóxicos unitarios (ULD)
LVDC creouse utilizando unha tecnoloxía híbrida interesante chamada ULD, dispositivo de carga unitaria. Aínda que superficialmente semellaban circuítos integrados, os módulos ULD contiñan varios compoñentes. Usaban chips de silicio sinxelos, cada un contén só un transistor ou dous díodos. Estas matrices, xunto coas resistencias de película grosa impresas, foron montadas nunha oblea cerámica para implementar circuítos como portas lóxicas. Estes módulos eran unha variante dos módulos SLT (), desenvolvido para ordenadores IBM da popular serie S/360. IBM comezou a desenvolver módulos SLT en 1961, antes de que os circuítos integrados fosen comercialmente viables, e en 1966 IBM producía máis de 100 millóns de módulos SLT ao ano.
Os módulos ULD eran significativamente máis pequenos que os módulos SLT, como se ve na foto de abaixo, o que os facía máis axeitados para un ordenador espacial compacto. Os módulos ULD usaban almofadas de cerámica en lugar dos pasadores metálicos do SLT e tiñan contactos metálicos na parte superior. superficie en lugar de pinos. As abrazadeiras da placa suxeitaban o módulo ULD no seu lugar e conectaron a estes pinos.
Por que IBM utilizou módulos SLT en lugar de circuítos integrados? A razón principal foi que os circuítos integrados aínda estaban na súa infancia, xa que foron inventados en 1959. En 1963, os módulos SLT tiñan vantaxes de custo e rendemento fronte aos circuítos integrados. Non obstante, os módulos SLT adoitaban considerarse inferiores en comparación cos circuítos integrados. Unha das vantaxes dos módulos SLT fronte aos circuítos integrados era que as resistencias en SLT eran moito máis precisas que as dos circuítos integrados. Durante a fabricación, as resistencias de película grosa dos módulos SLT foron coidadosamente lixadas para eliminar a película resistiva ata acadar a resistencia desexada. Os módulos SLT tamén eran máis baratos que os circuítos integrados comparables na década de 1960.
LVDC e equipos relacionados utilizaron máis de 50 tipos diferentes de ULD.
Os módulos SLT (esquerda) son significativamente máis grandes que os módulos ULD (dereita). O tamaño ULD é de 7,6 mm × 8 mm
A seguinte foto mostra os compoñentes internos do módulo ULD. Á esquerda, a oblea cerámica mostra condutores conectados a catro pequenos chips cadrados de silicio. Parece unha placa de circuíto, pero ten en conta que é moito máis pequena que unha uña. Os rectángulos negros da dereita son resistencias de película grosa impresas na parte inferior da oblea.
ULD, vistas superior e inferior. Son visibles os cristais e as resistencias de silicio. Mentres que os módulos SLT tiñan resistencias na superficie superior, os módulos ULD tiñan resistencias na parte inferior, o que aumentaba a densidade e o custo.
A foto de abaixo mostra un cristal de silicio dun módulo ULD que implementou dous díodos. Os tamaños son inusualmente pequenos; para comparación, hai cristais de azucre preto. O cristal tiña tres conexións externas mediante bolas de cobre soldadas a tres círculos. Os dous círculos inferiores (os ánodos dos dous díodos) estaban dopados (zonas máis escuras), mentres que o círculo superior dereito era o cátodo conectado á base.
Foto dunha matriz de silicio de dobre diodo xunto a cristais de azucre
Como funciona a memoria do núcleo magnético?
A memoria de núcleo magnético foi a principal forma de almacenamento de datos nos ordenadores desde a década de 1950 ata que foi substituída por dispositivos de almacenamento de semicondutores na década de 1970. A memoria creouse a partir de pequenos aneis de ferrita chamados núcleos. Os aneis de ferrita dispuxéronse nunha matriz rectangular e pasaban de dous a catro fíos por cada anel para ler e escribir información. Os aneis permitían almacenar un bit de información. O núcleo foi magnetizado por un pulso de corrente a través de fíos que pasaban por un anel de ferrita. A dirección de magnetización dun núcleo podería cambiarse enviando un pulso na dirección oposta.
Para ler o valor do núcleo, un pulso de corrente moveu o anel ao estado 0. Se o núcleo estaba previamente no estado 1, o campo magnético cambiante creaba unha tensión nun dos fíos que atravesaban os núcleos. Pero se o núcleo xa estivese no estado 0, o campo magnético non cambiaría e a tensión non aumentaría no cable de lectura. Así, o valor dun bit no núcleo líase restablecendo a cero e comprobando a tensión no cable de detección. Unha característica importante da memoria do núcleo magnético foi que o proceso de lectura do anel de ferrita destruíu o seu valor, polo que o núcleo tivo que ser "reescrito".
Usar un fío separado para cambiar a magnetización de cada núcleo era un inconveniente, pero na década de 1950 desenvolveron unha memoria de ferrita que funciona co principio de correntes coincidentes. O circuíto de catro fíos - X, Y, lectura, inhibición - converteuse en xeralmente aceptado. A tecnoloxía aproveitou unha propiedade especial dos núcleos chamada histérese: unha pequena corrente non afectaría á memoria de ferrita, pero unha corrente superior a un limiar magnetizaría o núcleo. Ao aplicar enerxía á metade da corrente necesaria a unha liña X e unha liña Y, só o núcleo no que ambas as liñas se cruzaron recibiu corrente suficiente para remagnetizar, mentres que os outros núcleos quedaron intactos.
Este é o aspecto da memoria IBM 360 Modelo 50. LVDC e Model 50 usaban o mesmo tipo de núcleo, coñecido como 19-32 porque o seu diámetro interno era de 19 mils (0.4826 mm) e o seu diámetro externo era de 32 mils (0,8 mm) . Esta foto mostra que hai tres fíos pasando por cada núcleo, pero LVDC utilizou catro fíos
A foto de abaixo mostra unha matriz de memoria LVDC rectangular. 8 Esta matriz ten 128 fíos X que corren verticalmente e 64 fíos Y funcionan horizontalmente, cun núcleo en cada intersección. Un único cable de lectura atravesa todos os núcleos paralelos aos cables en forma de Y. O fío de escritura e o fío de inhibición atravesan todos os núcleos paralelos aos cables X. Os fíos crúzanse no medio da matriz; isto reduce o ruído inducido porque o ruído dunha metade anula o ruído da outra metade.
Unha matriz de memoria de ferrita LVDC que contén 8192 bits. A conexión con outras matrices realízase a través de pinos no exterior
A matriz anterior tiña 8192 elementos, cada un almacenando un bit. Para almacenar unha palabra de memoria, engadíronse varias matrices base, unha por cada bit da palabra. Os fíos X e Y serpenteaban por todas as matrices principais. Cada matriz tiña unha liña de lectura separada e unha liña de inhibición de escritura separada. A memoria LVDC utilizou unha pila de 14 matrices de base (abaixo) que almacenaban unha "sílaba" de 13 bits xunto cun bit de paridade.
A pila LVDC consta de 14 matrices principais
A gravación na memoria en núcleos magnéticos requiría fíos adicionais, as chamadas liñas de exclusión. Cada matriz tiña unha liña de inhibición que atravesaba todos os núcleos. Durante o proceso de escritura, a corrente flúe polas liñas X e Y, remagnetizando os aneis seleccionados (un por plano) ata o estado 1, almacenando todos os 1 da palabra. Para escribir un 0 na posición do bit, energizouse a liña coa metade da corrente oposta á liña X. Como resultado, os núcleos permaneceron no valor 0. Así, a liña de inhibición impediu que o núcleo pasara a 1. Calquera palabra desexada podería escribirse na memoria activando as liñas de inhibición correspondentes.
Módulo de memoria LVDC
Como está deseñado fisicamente un módulo de memoria LVDC? No centro do módulo de memoria hai unha pila de 14 matrices de memoria ferromagnéticas mostradas anteriormente. Está rodeado de varias placas con circuítos para controlar os fíos X e Y e as liñas de inhibición, ler liñas de bits, detectar erros e xerar os sinais de reloxo necesarios.
En xeral, a maioría dos circuítos relacionados coa memoria atópanse na lóxica do ordenador LVDC e non no propio módulo de memoria. En concreto, a lóxica informática contén rexistros para almacenar datos de enderezos e palabras e converter entre serie e paralelo. Tamén contén circuítos para ler liñas de bits, comprobación de erros e sincronización.
Módulo de memoria que mostra os compoñentes clave. MIB (Multilayer Interconnection Board) é unha placa de circuíto impreso de 12 capas
Placa de controlador de memoria Y
Selecciónase unha palabra na memoria do núcleo magnético pasando as liñas X e Y adecuadas pola pila principal de placas. Comecemos describindo o circuíto do controlador Y e como xera un sinal a través dunha das 64 liñas Y. En lugar de 64 circuítos de controladores individuais, o módulo reduce o número de circuítos mediante o uso de 8 controladores "altos" e 8 controladores "baixos". Están conectados nunha configuración de "matriz", polo que cada combinación de controladores alto e baixo selecciona liñas diferentes. Así, 8 controladores "altos" e 8 "baixos" seleccionan unha das 64 (8 × 8) liñas Y.
A placa de controlador Y (frontal) dirixe as liñas de selección Y na pila de placas
Na foto de abaixo podedes ver algúns dos módulos ULD (brancos) e pares de transistores (de ouro) que impulsan as liñas de selección Y. O módulo "EI" é o corazón do controlador: proporciona un pulso de tensión constante (E) ou fai pasar un pulso de corrente constante (I) pola liña de selección. A liña de selección contrólase activando o módulo EI en modo de tensión nun extremo da liña e o módulo EI en modo actual no outro extremo. O resultado é un pulso coa tensión e corrente correctas suficientes para revertir a magnetización do núcleo. Cómpre moito impulso para darlle a volta; o pulso de tensión está fixado en 17 voltios, e a corrente varía de 180 mA a 260 mA dependendo da temperatura.
Foto macro da placa controladora Y que mostra seis módulos ULD e seis pares de transistores. Cada módulo ULD está etiquetado cun número de peza de IBM, tipo de módulo (por exemplo, "EI") e un código cuxo significado non está claro
A placa tamén ten módulos de detección de erros (ED) que detectan cando se activa máis dunha liña de selección Y ao mesmo tempo.O módulo ED utiliza unha solución semianalóxica sinxela: suma as tensións de entrada mediante unha rede de resistencias. Se a tensión resultante está por riba do limiar, o interruptor acciona.
Debaixo da placa controladora hai unha matriz de diodos que contén 256 díodos e 64 resistencias. Esta matriz converte os 8 pares de sinais superiores e 8 inferiores da placa controladora en conexións con 64 liñas Y que atravesan a pila principal de placas. Os cables flexibles da parte superior e inferior da placa conectan a placa á matriz de diodos. Dous cables flexibles á esquerda (non visibles na foto) e dúas barras colectoras á dereita (unha visible) conectan a matriz de diodos á matriz de núcleos. O cable flexible visible á esquerda conecta a placa Y co resto do ordenador a través da placa de E/S e o pequeno cable flexible da parte inferior dereita conéctase á placa do reloxo.
Placa controladora de memoria X
O circuíto para conducir as liñas X é similar ao circuíto Y, agás que hai 128 liñas X e 64 liñas Y. Dado que hai o dobre de cables X, o módulo ten unha segunda placa controladora X situada debaixo del. Aínda que as placas X e Y teñen os mesmos compoñentes, o cableado é diferente.
Este taboleiro e outro semellante debaixo del controlan X filas seleccionadas nunha pila de taboleiros con núcleos
A foto de abaixo mostra que algúns compoñentes da placa estaban danados. Un dos transistores está desalineado, o módulo ULD está roto pola metade e o outro está roto. O cableado é visible no módulo roto, xunto cun dos pequenos cristais de silicio (dereita). Nesta foto tamén se poden ver trazos de trazos condutores verticais e horizontais nunha placa de circuíto impreso de 12 capas.
Primeiro plano da zona danada do taboleiro
Debaixo das placas de controlador X hai unha matriz de diodos X que contén 288 díodos e 128 resistencias. A matriz de diodos X usa unha topoloxía diferente á matriz de diodos Y para evitar duplicar o número de compoñentes. Do mesmo xeito que a placa de diodos Y, esta placa contén compoñentes montados verticalmente entre dúas placas de circuíto. Este método chámase "cordwood" e permite que os compoñentes estean ben embalados.
Unha foto macro da matriz de diodos X mostra os diodos montados verticalmente usando a técnica de corda entre 2 placas de circuíto impreso. As dúas placas de controlador X están situadas encima da placa de diodos, separadas delas por escuma de poliuretano. Teña en conta que os PCB están moi preto uns dos outros
Amplificadores de memoria
A foto de abaixo mostra a placa do amplificador de sentido. Ten 7 canles para ler 7 bits da pila de memoria; a placa idéntica de abaixo procesa outros 7 bits, para un total de 14 bits. O traballo do amplificador sensor é detectar o pequeno sinal (20 milivoltios) xerado polo núcleo magnetizable e convertelo nunha saída de 1 bit. Cada canle consta dun amplificador diferencial e un buffer, seguido dun transformador diferencial e unha pinza de saída. Á esquerda, un cable flexible de 28 fíos conéctase á pila de memoria, levando os dous extremos de cada cable de detección ao circuíto do amplificador, comezando polo módulo MSA-1 (Memory Read Amplifier). Os compoñentes individuais son resistencias (cilindros marróns), capacitores (vermello), transformadores (negro) e transistores (ouro). Os bits de datos saen das placas do amplificador de sentido a través dun cable flexible á dereita.
A placa amplificadora de sentido está na parte superior do módulo de memoria. Esta placa amplifica os sinais dos cables do sensor para crear bits de saída
Escribir controlador de liña prohibida
Os controladores de inhibición úsanse para escribir na memoria e están situados na parte inferior do módulo principal. Hai 14 liñas de parada, unha para cada matriz da pila. Para escribir un bit 0, actívase o controlador de inhibición correspondente e a corrente a través da liña de inhibición impide que o núcleo cambie a 1. Cada liña está impulsada por un módulo ID-1 e ID-2 (controlador de liña de inhibición de escritura) e un par de transistores. As resistencias de alta precisión de 20,8 ohmios na parte superior e inferior da placa regulan a corrente de bloqueo. O cable flexible de 14 fíos da dereita conecta os controladores aos 14 fíos de inhibición da pila de placas básicas.
Placa de inhibición na parte inferior do módulo de memoria. Esta placa xera 14 sinais de inhibición utilizados durante a gravación
Memoria do controlador do reloxo
O controlador de reloxo é un par de placas que xeran sinais de reloxo para o módulo de memoria. Unha vez que o ordenador comeza a operar na memoria, os distintos sinais de reloxo utilizados polo módulo de memoria son xerados de forma asíncrona polo controlador de reloxo do módulo. As placas de unidade de reloxo están situadas na parte inferior do módulo, entre a pila e a placa de inhibición, polo que son difíciles de ver as placas.
As placas do controlador do reloxo están debaixo da pila de memoria principal pero por riba da placa de bloqueo
Os compoñentes da placa azul da foto de arriba son potenciómetros multivoltas, presumiblemente para axustar o tempo ou a tensión. Os resistores e capacitores tamén son visibles nas placas. O diagrama mostra varios módulos MCD (Controlador de reloxo de memoria), pero non hai módulos visibles nas placas. É difícil dicir se isto se debe a unha visibilidade limitada, un cambio nos circuítos ou a presenza doutra placa con estes módulos.
Panel de E/S de memoria
A última placa do módulo de memoria é o panel de E/S, que distribúe os sinais entre as placas do módulo de memoria e o resto do ordenador LVDC. O conector verde de 98 pinos na parte inferior conéctase ao chasis de memoria LVDC, proporcionando sinais e enerxía desde o ordenador. A maioría dos conectores de plástico están rotos, deixando os contactos visibles. O plano posterior está conectado a este conector mediante dous cables flexibles de 49 patas na parte inferior (só é visible o cable frontal). Outros cables flexibles distribúen os sinais á placa do controlador X (esquerda), á placa do controlador Y (dereita), á placa amplificadora de detección (arriba) e á placa inhibidora (abaixo). 20 capacitores na placa filtran a enerxía subministrada ao módulo de memoria.
A tarxeta de E/S entre o módulo de memoria e o resto do ordenador. O conector verde da parte inferior conéctase ao ordenador e estes sinais envíanse a través de cables planos a outras partes do módulo de memoria.
Saída
O módulo de memoria LVDC principal proporcionaba un almacenamento compacto e fiable. A metade inferior do ordenador podería albergar ata 8 módulos de memoria. Isto permitiu que o ordenador almacenase 32 Palabras de 26 bits ou 16 quilopalabras en modo "dúplex" redundante e altamente fiable.
Unha característica interesante de LVDC era que os módulos de memoria podían ser reflectidos para fiabilidade. No modo "dúplex", cada palabra almacenábase en dous módulos de memoria. Se ocorreu un erro nun módulo, a palabra correcta podería obterse doutro módulo. Aínda que isto proporcionou fiabilidade, reduciu a capacidade de memoria á metade. Alternativamente, os módulos de memoria pódense usar en modo "simple", con cada palabra almacenada unha vez.
LVDC acomodaba ata oito módulos de memoria CPU
O módulo de memoria de núcleo magnético ofrece unha representación visual dun momento no que se requiría un módulo de 8 libras (5 kg) para almacenar 2,3 KB. Porén, este recordo era moi perfecto para a súa época. Estes dispositivos deixaron de usarse na década de 1970 coa aparición da DRAM de semicondutores.
O contido da RAM consérvase cando se apaga a alimentación, polo que é probable que o módulo aínda almacene software da última vez que se utilizou o ordenador. Si, si, podes atopar algo interesante alí mesmo despois de décadas. Sería interesante tentar recuperar estes datos, pero o circuíto danado supón un problema, polo que probablemente o contido non se poida recuperar do módulo de memoria durante décadas.
Que máis podes ler no blog?
→
→
→
→
→
Subscríbete ao noso -canle para que non te perdas o seguinte artigo! Escribimos non máis de dúas veces por semana e só por negocios. Lembrámosche tamén que Cloud4Y pode proporcionar acceso remoto seguro e fiable ás aplicacións empresariais e á información necesaria para garantir a continuidade do negocio. O traballo remoto é unha barreira adicional para a propagación do coronavirus. Os detalles están dispoñibles nos nosos xestores.
Fonte: www.habr.com