Google, en colaboración coas empresas de fabricación SkyWater Technology e Efabless, lanzou unha iniciativa que permite aos desenvolvedores de hardware aberto facer os chips que desenvolven de xeito gratuíto. A iniciativa ten como obxectivo estimular o desenvolvemento de hardware aberto, reducir os custos de desenvolvemento de proxectos abertos e simplificar a interacción coas plantas de fabricación. Grazas á iniciativa, calquera pode comezar a desenvolver os seus propios chips personalizados sen temer os altos custos de produción de prototipos iniciais. Todos os custos de produción, embalaxe e envío corren a cargo de Google.
As solicitudes de inclusión no programa de produción gratuíta pódense presentar unha vez cada dous meses. A franxa máis próxima pecharase o 8 de xuño, e as fichas que conseguiron entrar nela estarán listas o 30 de agosto e enviadas aos autores o 18 de outubro. Entre as solicitudes presentadas, selecciónanse 40 proxectos (se as solicitudes presentadas son inferiores a 40, poranse en produción todas as que superaron a comprobación de corrección). En función dos resultados de produción, o desenvolvedor recibirá 50 fichas e 5 placas coas fichas instaladas.
Só se aceptan solicitudes de proxectos totalmente distribuídos baixo licenzas abertas, non gravadas por acordos de non divulgación (NDA) e sen limitar o ámbito de uso dos seus produtos. Os datos para a produción deben transferirse en formato GDSII, pasar o conxunto de probas proporcionado e reproducirse a partir dos ficheiros de deseño de orixe (é dicir, enviar un proxecto de código aberto, pero non poderá enviar un deseño propietario para a produción).
Para simplificar o desenvolvemento de chips abertos, están dispoñibles as seguintes ferramentas de código aberto:
- SkyWater PDK (Process Design Kit), un kit de ferramentas que describe o proceso técnico de 130 nm (SKY130) utilizado na planta SkyWater e que permite preparar os ficheiros de deseño necesarios para a produción de microcircuítos.
- OpenLane é un conxunto de compoñentes para a conversión automatizada do deseño de circuítos RTL de chips específicos de aplicacións (ASIC) ao formato GDSII usado nas fábricas de chips.
- XLS (Accelerated HW Synthesis) é un conxunto de ferramentas para sintetizar ficheiros de deseño con hardware de chip que se corresponden coa descrición de alto nivel proporcionada da funcionalidade necesaria, deseñada ao estilo do desenvolvemento de software.
- Un conxunto de regras para o sistema de montaxe Bazel con soporte para ferramentas abertas (Yosys, Verilator, OpenROAD) para traballar con linguaxes de descrición de hardware (Verilog, VHDL, Chisel, nMigen).
- OpenROAD é un marco para automatizar o proceso de desenvolvemento de microcircuítos de código aberto.
- Verible é un conxunto de ferramentas para o desenvolvemento na linguaxe Verilog, incluíndo un analizador, sistema de formato de estilo e linter.
Fonte: opennet.ru