O proxecto Libre-SOC, que está a desenvolver un chip aberto cunha arquitectura híbrida ao estilo CDC 6600, no que, para reducir o tamaño e a complexidade do chip, as instrucións de CPU, VPU e GPU non están separadas e ofrécense nun ISA. , chegou á fase de transferencia da primeira mostra de proba á produción. O proxecto foi desenvolvido orixinalmente baixo o nome Libre RISC-V, pero foi renomeado Libre-SOC despois da decisión de substituír RISC-V pola arquitectura de conxunto de instrucións (ISA) OpenPOWER 3.0.
O proxecto pretende crear un sistema completo, completamente aberto e libre de dereitos de autor nun chip (SoC) que se poida utilizar en ordenadores dunha soa placa, netbooks e varios dispositivos portátiles. Ademais das instrucións específicas da CPU e dos rexistros de propósito xeral, Libre-SOC ofrece as capacidades para realizar operacións vectoriais e cálculos especializados típicos de VPU e GPU nun único bloque funcional do procesador. O chip usa a arquitectura do conxunto de instrucións OpenPOWER, a extensión Simple-V con instrucións para vectorización e procesamento paralelo de datos, así como instrucións especializadas para conversión ARGB e operacións 3D comúns.
As instrucións da GPU céntranse no uso coa API de gráficos Vulkan e a VPU na aceleración da conversión e descodificación YUV-RGB de MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formatos Vorbis e Opus. Estase a desenvolver un controlador gratuíto para Mesa que utiliza as capacidades de Libre-SOC para proporcionar unha implementación de software acelerada por hardware da API de gráficos Vulkan. Por exemplo, os sombreadores de Vulkan pódense traducir mediante un motor JIT para executalos utilizando instrucións especializadas dispoñibles en Libre-SOC.
No próximo prototipo de proba, prevén implementar a extensión SVP64 (Vectorización de lonxitude variable), que permite que o Libre-SOC se utilice como procesador vectorial (ademais de 32 rexistros de uso xeral de 64 bits, proporcionaranse 128 rexistros). para cálculos vectoriais). O primeiro prototipo inclúe só un núcleo que funciona a 300 MHz, pero dentro de dous anos está previsto lanzar unha versión de 4 núcleos, despois unha versión de 8 núcleos e, a longo prazo, unha versión de 64 núcleos.
O primeiro lote do chip será producido por TSMC utilizando a tecnoloxía de proceso de 180 nm. Todos os desenvolvementos do proxecto distribúense baixo licenzas libres, incluíndo ficheiros en formato GDS-II cunha descrición da topoloxía completa do chip, suficiente para comezar a súa propia produción. Libre-SOC será o primeiro chip completamente independente baseado na arquitectura Power non fabricada por IBM. O desenvolvemento utilizou a linguaxe de descrición de hardware nMigen (HDL baseado en Python, sen usar VHDL e Verilog), as bibliotecas de células estándar FlexLib do proxecto Chips4Makers e o kit de ferramentas gratuíto Coriolis2 VLSI para converter de HDL a GDS-II.
O desenvolvemento de Libre-SOC foi financiado pola Fundación NLnet, que destinou 400 mil euros para crear un chip completamente aberto como parte dun programa para crear solucións técnicas fundamentais verificables e fiables. O chip ten un tamaño de 5.5x5.9 mm e inclúe 130 mil portas lóxicas. Consta de catro módulos SRAM de 4KB e unha unidade de bucle de bloqueo de fase (PLL) de 300 MHz.
Fonte: opennet.ru