Como sabedes, o comisario da interface PCI Express, o grupo interindustrial PCI-SIG, ten présa por compensar o longo retraso do calendario ao sacar ao mercado unha nova versión do bus PCI Express utilizando as especificacións versión 5.0. A versión final das especificacións PCIe 5.0 foi aprobada por este , e no novo ano deberían aparecer no mercado dispositivos con soporte para o bus actualizado. Lembrámosche que, en comparación co PCIe 4.0, a velocidade de transferencia ao longo da liña PCIe 5.0 duplicarase ata 32 gigatransaccións por segundo (32 GT/s).
As especificacións son especificacións, pero para a implementación práctica da nova interface, necesítanse silicio e bloques que funcionen para a licenza a desenvolvedores de controladores de terceiros. Unha destas decisións onte e hoxe nunha conferencia en Taipei empresas Astera Labs, Synopsys e Intel. Afirma que esta é a primeira solución integral que está totalmente lista para a súa implementación na produción e para a licenza.
A plataforma mostrada en Taiwán usa o chip de preprodución de Intel, o controlador Synopsys DesignWare e a capa física PCIe 5.0 da compañía, que se pode mercar baixo licenza, así como retemporizadores de Astera Labs. Os retemporizadores son chips que restauran a integridade dos pulsos do reloxo en presenza de interferencias ou en caso de sinal débil.
Como podes imaxinar, a medida que aumenta a velocidade de transmisión de datos nunha liña, a integridade do sinal tende a diminuír a medida que se alongan as liñas de comunicación. Por exemplo, segundo as especificacións para a liña PCIe 4.0, o rango de transmisión sen usar conectores na liña é de só 30 cm.Para a liña PCIe 5.0, esta distancia será aínda máis curta e mesmo a tal distancia é necesario incluír temporizadores no circuíto controlador. Astera Labs conseguiu desenvolver retemporizadores que poden funcionar tanto na interface PCIe 4.0 como como parte da interface PCIe 5.0, que se demostrou na conferencia.
Fonte: 3dnews.ru