Presentouse o lanzamento do proxecto CoreBoot 4.14, dentro do cal se está a desenvolver unha alternativa gratuíta ao firmware propietario e á BIOS. Na creación da nova versión participaron 215 desenvolvedores, que prepararon 3660 cambios.
Principais novidades:
- Implementouse o soporte inicial para as APU AMD Cezanne e a refactorización xeral de código para admitir SoCs AMD. Unificouse o código estándar para o SoC AMD, o que permitiu utilizar compoñentes xa dispoñibles para o SoC Picasso no código para AMD Cezanne.
- A compatibilidade con procesadores de servidor Intel Xeon Scalable (Xeon-SP) de segunda e terceira xeración -SkyLake-SP (SKX-SP) e CooperLake-SP (CPX-SP)- estabilizouse e recoñeceuse como lista para implementacións de produción. O código SKX-SP úsase para admitir placas base OCP TiogaPass e CPX-SP para soportar OCP DeltaLake. O código base foi optimizado e unificado para admitir diferentes xeracións de Xeon-SP.
- Engadiuse compatibilidade con 42 placas base, 25 das cales úsanse en dispositivos con Chrome OS ou en servidores de Google. Entre as tarifas que non son de Google:
- AMD Bilby e AMD Majolica;
- GIGABYTE GA-D510UD;
- HP 280 G2;
- Intel Alderlake-M RVP, Intel Alderlake-M RVP, Intel Elkhartlake LPDDR4x CRB e Intel shadowmountain;
- Kontron COMe-mAL10;
- MSI H81M-P33 (MS-7817 v1.2);
- Piñeiro64 ROCKPro64;
- Purismo Librem 14;
- System76 darp5, galp3-c, gaze15, oryp5 e oryp6.
- O soporte para as placas base Intel Cannonlake U LPDDR4 RVP, Intel Cannonlake U LPDDR4 RVP e Google Boldar descontinuouse.
- Introdúcese un marco ACPI GNVS centralizado, que se usa en lugar dos controladores SMI APM_CNT_GNVS_UDPATE e que agora se usa para inicializar os elementos da táboa ACPI GNVS estándar.
- Cambiouse o formato do sistema de ficheiros CBFS usado para aloxar os compoñentes Coreboot en Flash. Os cambios reflectiron os preparativos para a implantación da capacidade de certificar ficheiros individuais con sinaturas dixitais.
Fonte: opennet.ru