Como xa se informou moitas veces, hai que facer algo cun transistor menor de 5 nm. Hoxe, os fabricantes de chips están a producir as solucións máis avanzadas utilizando portas FinFET verticais. Os transistores FinFET aínda se poden producir utilizando procesos técnicos de 5 nm e 4 nm (sexa o que signifiquen estes estándares), pero xa na fase de produción de semicondutores de 3 nm, as estruturas FinFET deixan de funcionar como deberían. As portas dos transistores son demasiado pequenas e a tensión de control non é o suficientemente baixa para que os transistores sigan realizando a súa función de portas nos circuítos integrados. Por iso, a industria e, en particular, Samsung, partindo da tecnoloxía de proceso 3nm, pasará á produción de transistores con portas anulares ou GAA (Gate-All-Around). Cun comunicado de prensa recente, Samsung acaba de presentar unha infografía visual sobre a estrutura dos novos transistores e as vantaxes de utilizalos.
Como se mostra na ilustración anterior, a medida que os estándares de fabricación diminuíron, as portas pasaron de estruturas planas que podían controlar unha única área debaixo da porta, a canles verticais rodeadas por unha porta en tres lados e, finalmente, achegándose ás canles rodeadas de portas con os catro lados. Todo este camiño foi acompañado por un aumento da área de porta ao redor da canle controlada, o que permitiu reducir a subministración de enerxía aos transistores sen comprometer as características actuais dos transistores, polo que provocou un aumento do rendemento dos transistores. e unha diminución das correntes de fuga. Neste sentido, os transistores GAA converteranse nunha nova coroa de creación e non requirirán unha reelaboración significativa dos procesos tecnolóxicos CMOS clásicos.
As canles rodeadas pola porta pódense producir ben en forma de pontes finas (nanofíos) ou en forma de pontes anchas ou nanopáxinas. Samsung anuncia a súa elección a favor das nanopáxinas e afirma protexer o seu desenvolvemento con patentes, aínda que desenvolveu todas estas estruturas mentres aínda se alía con IBM e outras empresas, por exemplo, con AMD. Samsung non chamará aos novos transistores GAA, senón ao nome propietario MBCFET (Multi Bridge Channel FET). As páxinas de canles amplas proporcionarán correntes importantes, que son difíciles de conseguir no caso das canles de nanocables.
A transición ás portas de anel tamén mellorará a eficiencia enerxética das novas estruturas de transistores. Isto significa que a tensión de alimentación dos transistores pode ser reducida. Para as estruturas FinFET, a compañía chama ao limiar de redución de potencia condicional 0,75 V. A transición aos transistores MBCFET baixará aínda máis este límite.
A empresa considera que a seguinte vantaxe dos transistores MBCFET é extraordinaria flexibilidade de solucións. Polo tanto, se as características dos transistores FinFET na fase de produción só se poden controlar discretamente, poñendo un certo número de bordos ao proxecto para cada transistor, entón o deseño de circuítos con transistores MBCFET asemellarase á mellor sintonía para cada proxecto. E isto será moi sinxelo de facer: será suficiente seleccionar o ancho necesario das canles de nanopáxinas e este parámetro pódese cambiar linealmente.
Para a produción de transistores MBCFET, como se mencionou anteriormente, a clásica tecnoloxía de proceso CMOS e os equipos industriais instalados nas fábricas son axeitados sen cambios significativos. Só a fase de procesamento das obleas de silicio requirirá pequenas modificacións, o que é comprensible, e iso é todo. Por parte dos grupos de contacto e capas de metalización, nin sequera tes que cambiar nada.
En conclusión, Samsung ofrece por primeira vez unha descrición cualitativa das melloras que traerá consigo a transición á tecnoloxía de proceso 3nm e aos transistores MBCFET (para aclarar, Samsung non está a falar directamente da tecnoloxía de proceso 3nm, pero xa informou anteriormente de que a tecnoloxía de proceso de 4 nm aínda usará transistores FinFET). Así, en comparación coa tecnoloxía de proceso FinFET de 7 nm, pasar á nova norma e MBCFET proporcionará unha redución do 50% no consumo, un aumento do 30% no rendemento e unha redución do 45% na área de chip. Non "ou, nin", senón na súa totalidade. Cando ocorrerá isto? Pode ocorrer que a finais de 2021.
Fonte: 3dnews.ru