DDR5: 4800 MT/s เชชเชฐ เชฒเซ‹เชจเซเชš เชฅเชˆ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, 12 เช•เชฐเชคเชพเช‚ เชตเชงเซ DDR5 เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡

JEDEC เชเชธเซ‹เชธเชฟเชเชถเชจเซ‡ เชนเชœเซ เชธเซเชงเซ€ เชธเชคเซเชคเชพเชตเชพเชฐ เชฐเซ€เชคเซ‡ DDR5 RAM (เชกเชพเชฏเชจเซ‡เชฎเชฟเช• เชฐเซ‡เชจเซเชกเชฎ เชเช•เซเชธเซ‡เชธ เชฎเซ‡เชฎเชฐเซ€, DRAM) เชจเซ€ เช†เช—เชพเชฎเซ€ เชชเซ‡เชขเซ€ เชฎเชพเชŸเซ‡ เชธเซเชชเชทเซเชŸเซ€เช•เชฐเชฃ เชชเซเชฐเช•เชพเชถเชฟเชค เช•เชฐเซเชฏเซเช‚ เชจเชฅเซ€. เชชเชฐเช‚เชคเซ เช”เชชเชšเชพเชฐเชฟเช• เชฆเชธเซเชคเชพเชตเซ‡เชœเชจเซ‹ เช…เชญเชพเชต เชกเซ€เช†เชฐเชเชเชฎ เช‰เชคเซเชชเชพเชฆเช•เซ‹ เช…เชจเซ‡ เชšเชฟเชช (เชธเชฟเชธเซเชŸเชฎ-เช“เชจ-เชšเชฟเชช, เชเชธเช“เชธเซ€) เชชเชฐ เชตเชฟเชตเชฟเชง เชธเชฟเชธเซเชŸเชฎเซ‹เชจเชพ เชตเชฟเช•เชพเชธเช•เชฐเซเชคเชพเช“เชจเซ‡ เชคเซ‡เชจเชพ เชฒเซ‹เชจเซเชšเชจเซ€ เชคเซˆเชฏเชพเชฐเซ€ เช•เชฐเชคเชพ เช…เชŸเช•เชพเชตเชคเซเช‚ เชจเชฅเซ€. เช—เชฏเชพ เช…เช เชตเชพเชกเชฟเชฏเซ‡, เชšเซ€เชชเซเชธ เชฌเชจเชพเชตเชตเชพ เชฎเชพเชŸเซ‡ เชนเชพเชฐเซเชกเชตเซ‡เชฐ เช…เชจเซ‡ เชธเซ‹เชซเซเชŸเชตเซ‡เชฐเชจเชพ เชกเซ‡เชตเชฒเชชเชฐ เช•เซ‡เชกเซ‡เชจเซเชธเซ‡ เชฌเชœเชพเชฐเชฎเชพเช‚ DDR5เชจเชพ เชชเซเชฐเชตเซ‡เชถ เช…เชจเซ‡ เชคเซ‡เชจเชพ เชตเชงเซ เชตเชฟเช•เชพเชธ เช…เช‚เช—เซ‡เชจเซ€ เชฎเชพเชนเชฟเชคเซ€ เชถเซ‡เชฐ เช•เชฐเซ€ เชนเชคเซ€.

DDR5 เชชเซเชฒเซ‡เชŸเชซเซ‹เชฐเซเชฎเซเชธ: เชตเชฟเช•เชพเชธเชฎเชพเช‚ 12 เชฅเซ€ เชตเชงเซ

เช•เซ‹เชˆเชชเชฃ เชชเซเชฐเช•เชพเชฐเชจเซ€ เชฎเซ‡เชฎเชฐเซ€เชจเซ€ เชฒเซ‹เช•เชชเซเชฐเชฟเชฏเชคเชพ เชคเซ‡ เชชเซเชฒเซ‡เชŸเชซเซ‹เชฐเซเชฎเซเชธเชจเซ€ เชฒเซ‹เช•เชชเซเชฐเชฟเชฏเชคเชพ เชฆเซเชตเชพเชฐเชพ เชจเช•เซเช•เซ€ เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡ เชœเซ‡ เชคเซ‡เชจเซ‡ เชธเชฎเชฐเซเชฅเชจ เช†เชชเซ‡ เช›เซ‡, เช…เชจเซ‡ DDR5 เช•เซ‹เชˆ เช…เชชเชตเชพเชฆ เชจเชฅเซ€. DDR5 เชจเชพ เช•เชฟเชธเซเชธเชพเชฎเชพเช‚, เช…เชฎเซ‡ เช–เชพเชคเชฐเซ€เชชเซ‚เชฐเซเชตเช• เชœเชพเชฃเซ€เช เช›เซ€เช เช•เซ‡ เชคเซ‡ เชœเซ‡เชจเซ‹เช† เชœเชจเชฐเซ‡เชถเชจเชจเชพ AMD EPYC เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชคเซ‡เชฎเชœ Sapphire Rapids เชœเชจเชฐเซ‡เชถเชจเชจเชพ Intel Xeon เชธเซเช•เซ‡เชฒเซ‡เชฌเชฒ เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชฆเซเชตเชพเชฐเชพ เชธเชชเซ‹เชฐเซเชŸเซ‡เชก เชนเชถเซ‡ เชœเซเชฏเชพเชฐเซ‡ เชคเซ‡เช“ 2021 เชจเชพ โ€‹โ€‹เช…เช‚เชคเชฎเชพเช‚ เช…เชฅเชตเชพ 2022 เชจเซ€ เชถเชฐเซ‚เช†เชคเชฎเชพเช‚ เชฐเชฟเชฒเซ€เช เชฅเชถเซ‡. เช•เซ‡เชกเชจเซเชธ, เชœเซ‡ เชชเชนเซ‡เชฒเซ‡เชฅเซ€ เชœ เชฒเชพเช‡เชธเชจเซเชธเชฟเช‚เช— เชฎเชพเชŸเซ‡ เชšเชฟเชช เชกเชฟเชเชพเช‡เชจเชฐเซเชธเชจเซ‡ DDR5 เชจเชฟเชฏเช‚เชคเซเชฐเช• เช…เชจเซ‡ DDR5 เชญเซŒเชคเชฟเช• เช‡เชจเซเชŸเชฐเชซเซ‡เชธ (PHY) เช“เชซเชฐ เช•เชฐเซ‡ เช›เซ‡, เช•เชนเซ‡ เช›เซ‡ เช•เซ‡ เชคเซ‡เชจเซ€ เชชเชพเชธเซ‡ เช†เช—เชพเชฎเซ€ เชชเซ‡เชขเซ€เชจเซ€ เชฎเซ‡เชฎเชฐเซ€เชจเซ‡ เชŸเซ‡เช•เซ‹ เช†เชชเชตเชพ เชฎเชพเชŸเซ‡ เชเช• เชกเชเชจ เช•เชฐเชคเชพเช‚ เชตเชงเซ SoCs เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡. เช†เชฎเชพเช‚เชจเซ€ เช•เซ‡เชŸเชฒเซ€เช• เชธเชฟเชธเซเชŸเชฎ-เช“เชจ-เชšเชฟเชช เชชเชนเซ‡เชฒเชพ เชฆเซ‡เช–เชพเชถเซ‡, เช•เซ‡เชŸเชฒเซ€เช• เชชเช›เซ€เชฅเซ€, เชชเชฐเช‚เชคเซ เช† เชคเชฌเช•เซเช•เซ‡ เชคเซ‡ เชธเซเชชเชทเซเชŸ เช›เซ‡ เช•เซ‡ เชจเชตเซ€ เชคเช•เชจเซ€เช•เชฎเชพเช‚ เชฐเชธ เช–เซ‚เชฌ เชœ เชฎเชนเชพเชจ เช›เซ‡.

DDR5: 4800 MT/s เชชเชฐ เชฒเซ‹เชจเซเชš เชฅเชˆ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, 12 เช•เชฐเชคเชพเช‚ เชตเชงเซ DDR5 เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡

Cadence เชจเซ‡ เชตเชฟเชถเซเชตเชพเชธ เช›เซ‡ เช•เซ‡ เช•เช‚เชชเชจเซ€เชจเชพ DDR5 เชจเชฟเชฏเช‚เชคเซเชฐเช• เช…เชจเซ‡ DDR5 PHY เช†เช—เชพเชฎเซ€ JEDEC เชธเซเชชเชทเซเชŸเซ€เช•เชฐเชฃ เชธเช‚เชธเซเช•เชฐเชฃ 1.0 เชธเชพเชฅเซ‡ เชธเช‚เชชเซ‚เชฐเซเชฃ เชฐเซ€เชคเซ‡ เชธเซเชธเช‚เช—เชค เช›เซ‡, เชคเซ‡เชฅเซ€ Cadence เชŸเซ‡เช•เซเชจเซ‹เชฒเซ‹เชœเซ€เชจเซ‹ เช‰เชชเชฏเซ‹เช— เช•เชฐเชคเซ€ SoCs DDR5 เชฎเซ‡เชฎเชฐเซ€ เชฎเซ‹เชกเซเชฏเซเชฒเซเชธ เชธเชพเชฅเซ‡ เชธเซเชธเช‚เช—เชค เชนเชถเซ‡ เชœเซ‡ เชชเช›เซ€เชฅเซ€ เชฆเซ‡เช–เชพเชถเซ‡.

"JEDEC เช•เชพเชฐเซเชฏเช•เชพเชฐเซ€ เชœเซ‚เชฅเซ‹เชฎเชพเช‚ เชจเชœเซ€เช•เชจเซ€ เชธเช‚เชกเซ‹เชตเชฃเซ€ เช เชเช• เชซเชพเชฏเชฆเซ‹ เช›เซ‡. เชงเซ‹เชฐเชฃ เช•เซ‡เชตเซ€ เชฐเซ€เชคเซ‡ เชตเชฟเช•เชธเชฟเชค เชฅเชถเซ‡ เชคเซ‡เชจเซ‹ เช…เชฎเชจเซ‡ เช–เซเชฏเชพเชฒ เช†เชตเซ‡ เช›เซ‡. เช…เชฎเซ‡ เชจเชฟเชฏเช‚เชคเซเชฐเช• เช…เชจเซ‡ PHY เชธเชชเซเชฒเชพเชฏเชฐ เช›เซ€เช เช…เชจเซ‡ เช…เช‚เชคเชฟเชฎ เชฎเชพเชจเช•เซ€เช•เชฐเชฃเชจเชพ เชฎเชพเชฐเซเช— เชชเชฐ เช•เซ‹เชˆเชชเชฃ เชธเช‚เชญเชตเชฟเชค เชซเซ‡เชฐเชซเชพเชฐเซ‹เชจเซ€ เช…เชชเซ‡เช•เซเชทเชพ เชฐเชพเช–เซ€ เชถเช•เซ€เช เช›เซ€เช. เชฎเชพเชจเช•เซ€เช•เชฐเชฃเชจเชพ เชถเชฐเซ‚เช†เชคเชจเชพ เชฆเชฟเชตเชธเซ‹เชฎเชพเช‚, เช…เชฎเซ‡ เชตเชฟเช•เชพเชธ เชนเซ‡เช เชณ เชชเซเชฐเชฎเชพเชฃเชญเซ‚เชค เช˜เชŸเช•เซ‹ เชฒเซ‡เชตเชพ เช…เชจเซ‡ เช•เชพเชฐเซเชฏเช•เชพเชฐเซ€ เชจเชฟเชฏเช‚เชคเซเชฐเช• เช…เชจเซ‡ PHY เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชช เชฎเซ‡เชณเชตเชตเชพ เชฎเชพเชŸเซ‡ เช…เชฎเชพเชฐเชพ เชญเชพเช—เซ€เชฆเชพเชฐเซ‹ เชธเชพเชฅเซ‡ เช•เชพเชฎ เช•เชฐเชตเชพเชฎเชพเช‚ เชธเช•เซเชทเชฎ เชนเชคเชพ. เชœเซ‡เชฎ เชœเซ‡เชฎ เช†เชชเชฃเซ‡ เชธเซเชŸเชพเชจเซเชกเชฐเซเชกเชจเชพ เชชเซเชฐเช•เชพเชถเชจ เชคเชฐเชซ เช†เช—เชณ เชตเชงเซ€เช เช›เซ€เช เชคเซ‡เชฎ, เช…เชฎเชพเชฐเซ€ เชชเชพเชธเซ‡ เชตเชงเชคเชพ เชชเซเชฐเชพเชตเชพ เช›เซ‡ เช•เซ‡ เช…เชฎเชพเชฐเซเช‚ เชฌเซŒเชฆเซเชงเชฟเช• เชธเช‚เชชเชฆเชพ (IP) เชชเซ‡เช•เซ‡เชœ เชชเซเชฐเชฎเชพเชฃเชญเซ‚เชค-เชธเซเชธเช‚เช—เชค DDR5 เช‰เชชเช•เชฐเชฃเซ‹เชจเซ‡ เชธเชฎเชฐเซเชฅเชจ เช†เชชเชถเซ‡," เช•เซ‡เชกเซ‡เชจเซเชธ เช–เชพเชคเซ‡ DRAM IP เชฎเชพเชŸเซ‡ เชฎเชพเชฐเซเช•เซ‡เชŸเชฟเช‚เช—เชจเชพ เชกเชฟเชฐเซ‡เช•เซเชŸเชฐ เชฎเชพเชฐเซเช• เช—เซเชฐเซ€เชจเชฌเชฐเซเช—เซ‡ เชœเชฃเชพเชตเซเชฏเซเช‚ เชนเชคเซเช‚.

เช…เช‚เชค: 16-Gbit DDR5-4800 เชšเชฟเชชเซเชธ

DDR5 เชฎเชพเช‚ เชธเช‚เช•เซเชฐเชฎเชฃ เช เชฎเซ‡เชฎเชฐเซ€ เช‰เชคเซเชชเชพเชฆเช•เซ‹ เชฎเชพเชŸเซ‡ เชจเซ‹เช‚เชงเชชเชพเชคเซเชฐ เชชเชกเช•เชพเชฐ เชŠเชญเซ‹ เช•เชฐเซ‡ เช›เซ‡, เช•เชพเชฐเชฃ เช•เซ‡ เชจเชตเชพ เชชเซเชฐเช•เชพเชฐเชจเชพ DRAM เช เชเช• เชธเชพเชฅเซ‡ เชตเชงเซ‡เชฒเซ€ เชšเชฟเชช เช•เซเชทเชฎเชคเชพ, เช‰เชšเซเชš เชกเซ‡เชŸเชพ เชŸเซเชฐเชพเชจเซเชธเชซเชฐ เชฐเซ‡เชŸ, เช…เชธเชฐเช•เชพเชฐเช• เช•เชพเชฎเช—เซ€เชฐเซ€ (เช˜เชกเชฟเชฏเชพเชณเชจเซ€ เช†เชตเชฐเซเชคเชจ เช…เชจเซ‡ เชšเซ‡เชจเชฒ เชฆเซ€เช ) เชตเชงเซ‡เชฒเซ€ เช…เชจเซ‡ เชคเซ‡ เชœ เชธเชฎเชฏเซ‡ เชชเชพเชตเชฐ เชตเชชเชฐเชพเชถเชฎเชพเช‚ เช˜เชŸเชพเชกเซ‹ เช•เชฐเชตเซ‹ เชœเซ‹เชˆเช. เชตเชงเซเชฎเชพเช‚, DDR5 เช เชเช• เชœ เชชเซ‡เช•เซ‡เชœเชฎเชพเช‚ เชฌเชนเซเชตเชฟเชง DRAM เช‰เชชเช•เชฐเชฃเซ‹เชจเซ‡ เชœเซ‹เชกเชตเชพเชจเซเช‚ เชธเชฐเชณ เชฌเชจเชพเชตเชตเชพเชจเซ€ เช…เชชเซ‡เช•เซเชทเชพ เช›เซ‡, เชœเซ‡ เช‰เชฆเซเชฏเซ‹เช— เช†เชœเซ‡ เชœเซ‡ เชตเชพเชชเชฐเซ‡ เช›เซ‡ เชคเซ‡เชจเชพ เช•เชฐเชคเชพเช‚ เชจเซ‹เช‚เชงเชชเชพเชคเซเชฐ เชฐเซ€เชคเซ‡ เชตเชงเซ เชฎเซ‡เชฎเชฐเซ€ เชฎเซ‹เชกเซเชฏเซเชฒ เช•เซเชทเชฎเชคเชพเช“ เชฎเชพเชŸเซ‡ เชชเชฐเชตเชพเชจเช—เซ€ เช†เชชเซ‡ เช›เซ‡.

Micron เช…เชจเซ‡ SK Hynix เช เชชเชนเซ‡เชฒเชพเชฅเซ€ เชœ เชคเซ‡เชฎเชจเชพ เชญเชพเช—เซ€เชฆเชพเชฐเซ‹เชจเซ‡ 16-Gbit DDR5 เชšเชฟเชชเซเชธ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชช เชฎเซ‡เชฎเชฐเซ€ เชฎเซ‹เชกเซเชฏเซเชฒเชจเซ€ เชกเชฟเชฒเชฟเชตเชฐเซ€ เชถเชฐเซ‚ เช•เชฐเชตเชพเชจเซ€ เชœเชพเชนเซ‡เชฐเชพเชค เช•เชฐเซ€ เช›เซ‡. เชธเซ‡เชฎเชธเช‚เช—, เชตเชฟเชถเซเชตเชจเซ€ เชธเซŒเชฅเซ€ เชฎเซ‹เชŸเซ€ DRAM เช‰เชคเซเชชเชพเชฆเช•, เชถเชฟเชชเชฟเช‚เช— เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชชเซเชธเชจเซ€ เชถเชฐเซ‚เช†เชคเชจเซ€ เชธเชคเซเชคเชพเชตเชพเชฐ เชชเซเชทเซเชŸเชฟ เช•เชฐเซ€ เชจเชฅเซ€, เชชเชฐเช‚เชคเซ ISSCC 2019 เช•เซ‹เชจเซเชซเชฐเชจเซเชธเชฎเชพเช‚ เชคเซ‡เชจเซ€ เช˜เซ‹เชทเชฃเชพเช“เชฅเซ€, เช†เชชเชฃเซ‡ เชœเชพเชฃเซ€เช เช›เซ€เช เช•เซ‡ เช•เช‚เชชเชจเซ€ 16-Gbit เชšเชฟเชชเซเชธ เช…เชจเซ‡ DDR5- เชชเซเชฐเช•เชพเชฐเชจเชพ เชฎเซ‹เชกเซเชฏเซเชฒเซเชธ เชธเชพเชฅเซ‡ เช•เชพเชฎ เช•เชฐเซ€ เชฐเชนเซ€ เช›เซ‡ (เชœเซ‹เช•เซ‡, เช† เชคเซ‡เชจเซ‹ เช…เชฐเซเชฅ เช เชจเชฅเซ€ เช•เซ‡ 8-Gbit เชšเชฟเชชเซเชธ เชคเซเชฏเชพเช‚ เช•เซ‹เชˆ DDR5 เชนเชถเซ‡ เชจเชนเซ€เช‚). เช•เซ‹เชˆ เชชเชฃ เชธเช‚เชœเซ‹เช—เซ‹เชฎเชพเช‚, เชเชตเซเช‚ เชฒเชพเช—เซ‡ เช›เซ‡ เช•เซ‡ DDR5 เชฎเซ‡เชฎเชฐเซ€ เชคเซเชฐเชฃเซ‡เชฏ เชฎเซเช–เซเชฏ DRAM เช‰เชคเซเชชเชพเชฆเช•เซ‹ เชชเชพเชธเซ‡เชฅเซ€ เช‰เชชเชฒเชฌเซเชง เชฅเชถเซ‡ เชœเซเชฏเชพเชฐเซ‡ เชคเซ‡เชฎเชจเชพ เชธเช‚เชฌเช‚เชงเชฟเชค เชชเซเชฒเซ‡เชŸเชซเซ‹เชฐเซเชฎ เชฌเชœเชพเชฐเชฎเชพเช‚ เชฆเซ‡เช–เชพเชตเชพเชจเซเช‚ เชถเชฐเซ‚ เชฅเชถเซ‡.

DDR5: 4800 MT/s เชชเชฐ เชฒเซ‹เชจเซเชš เชฅเชˆ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, 12 เช•เชฐเชคเชพเช‚ เชตเชงเซ DDR5 เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡

เช•เซ‡เชกเชจเซเชธเชจเซ‡ เชตเชฟเชถเซเชตเชพเชธ เช›เซ‡ เช•เซ‡ เชชเซเชฐเชฅเชฎ DDR5 เชšเชฟเชชเซเชธเชฎเชพเช‚ 16 Gbit เชจเซ€ เช•เซเชทเชฎเชคเชพ เช…เชจเซ‡ เชกเซ‡เชŸเชพ เชŸเซเชฐเชพเชจเซเชธเชซเชฐ เชฐเซ‡เชŸ 4800 เชฎเซ‡เช—เชพ เชŸเซเชฐเชพเชจเซเชธเชซเชฐ เชชเซเชฐเชคเชฟ เชธเซ‡เช•เชจเซเชก (MT/s) เชนเชถเซ‡. CES 5 เช–เชพเชคเซ‡ SK Hynix DDR4800-2020 เชฎเซ‹เชกเซเชฏเซเชฒเชจเชพ เชจเชฟเชฆเชฐเซเชถเชจ เชฆเซเชตเชพเชฐเชพ เช†เชกเช•เชคเชฐเซ€ เชฐเซ€เชคเซ‡ เชชเซเชทเซเชŸเชฟ เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เชนเชคเซ€, เชœเซ‡เชฎเชพเช‚ เชธเซ‡เชฎเซเชชเชฒเชฟเช‚เช—เชจเซ€ เชถเชฐเซ‚เช†เชคเชจเซ€ เชœเชพเชนเซ‡เชฐเชพเชค (เชญเชพเช—เซ€เชฆเชพเชฐเซ‹เชจเซ‡ เช‰เชคเซเชชเชพเชฆเชจ เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชช เชฎเซ‹เช•เชฒเชตเชพเชจเซ€ เชชเซเชฐเช•เซเชฐเชฟเชฏเชพ) เชธเชพเชฅเซ‡ เชœเซ‹เชกเชพเชฏเซ‡เชฒเซ€ เชนเชคเซ€. DDR5-4800 เชฅเซ€, เชฎเซ‡เชฎเชฐเซ€เชจเซ€ เชจเชตเซ€ เชชเซ‡เชขเซ€ เชฌเซ‡ เชฆเชฟเชถเชพเชฎเชพเช‚ เชตเชฟเช•เชพเชธ เช•เชฐเชถเซ‡: เช•เซเชทเชฎเชคเชพ เช…เชจเซ‡ เช•เชพเชฎเช—เซ€เชฐเซ€.

DDR5 เชตเชฟเช•เชพเชธ เชฎเชพเชŸเซ‡ เชธเชพเชฎเชพเชจเซเชฏ เชตเซ‡เช•เซเชŸเชฐ, เช•เซ‡เชกเชจเซเชธเชจเซ€ เช…เชชเซ‡เช•เซเชทเชพเช“ เช…เชจเซเชธเชพเชฐ:

  • เชธเชฟเช‚เช—เชฒ เชšเชฟเชชเชจเซ€ เช•เซเชทเชฎเชคเชพ 16 Gbit เชฅเซ€ เชถเชฐเซ‚ เชฅเชถเซ‡, เชชเช›เซ€ 24 Gbit เชธเซเชงเซ€ เชตเชงเชถเซ‡ (24 GB เช…เชฅเชตเชพ 48 GB เชจเชพ เชฎเซ‡เชฎเชฐเซ€ เชฎเซ‹เชกเซเชฏเซเชฒเซ‹เชจเซ€ เช…เชชเซ‡เช•เซเชทเชพ เชฐเชพเช–เซ‹), เช…เชจเซ‡ เชชเช›เซ€ 32 Gbit เชธเซเชงเซ€.
    เช•เชพเชฎเช—เซ€เชฐเซ€เชจเชพ เชธเช‚เชฆเชฐเซเชญเชฎเชพเช‚, เช•เซ‡เชกเชจเซเชธเซ‡ DDR5-4800 เชฒเซ‹เชจเซเชš เช•เชฐเซเชฏเชพ เชชเช›เซ€ 5200-12 เชฎเชนเชฟเชจเชพเชฎเชพเช‚ DDR18 เชกเซ‡เชŸเชพ เชŸเซเชฐเชพเชจเซเชธเชซเชฐ เชธเซเชชเซ€เชก 4 MT/s เชฅเซ€ เชตเชงเซ€เชจเซ‡ 4800 MT/s เช…เชจเซ‡ เชชเช›เซ€ เชฌเซ€เชœเชพ 5600-12 เชฎเชนเชฟเชจเชพเชฎเชพเช‚ 18 MT/s เชฅเชตเชพเชจเซ€ เช…เชชเซ‡เช•เซเชทเชพ เชฐเชพเช–เซ‡ เช›เซ‡. เชคเซ‡เชฅเซ€ เชธเชฐเซเชตเชฐ เชชเชฐ DDR5 เชชเซเชฐเชฆเชฐเซเชถเชจ เชธเซเชงเชพเชฐเชฃเชพ เชเช•เชฆเชฎ เชจเชฟเชฏเชฎเชฟเชค เช—เชคเชฟเช เชฅเชถเซ‡.

เช•เซเชฒเชพเชฏเช‚เชŸ เชชเซ€เชธเซ€ เชฎเชพเชŸเซ‡, เชฎเชพเช‡เช•เซเชฐเซ‹เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเชฎเชพเช‚ เชฎเซ‡เชฎเชฐเซ€ เชจเชฟเชฏเช‚เชคเซเชฐเช•เซ‹ เช…เชจเซ‡ เชฎเซ‡เชฎเชฐเซ€ เชฎเซ‹เชกเซเชฏเซเชฒ เชตเชฟเช•เซเชฐเซ‡เชคเชพเช“ เชชเชฐ เช˜เชฃเซเช‚ เชจเชฟเชฐเซเชญเชฐ เชฐเชนเซ‡เชถเซ‡, เชชเชฐเช‚เชคเซ เช‰เชคเซเชธเชพเชนเซ€ เชกเซ€เช†เชˆเชเชฎเชเชฎ เชšเซ‹เช•เซเช•เชธเชชเชฃเซ‡ เชธเชฐเซเชตเชฐเซเชธเชฎเชพเช‚ เชตเชชเชฐเชพเชคเชพ เชฒเซ‹เช•เซ‹ เช•เชฐเชคเชพเช‚ เชตเชงเซ เชธเชพเชฐเซเช‚ เชชเซเชฐเชฆเชฐเซเชถเชจ เช•เชฐเชถเซ‡.

เชธเชฐเซเชตเชฐ เชฎเชพเชฐเซเช•เซ‡เชŸเชฎเชพเช‚, 16Gb เชšเชฟเชชเซเชธ เชธเชพเชฅเซ‡, เช†เช‚เชคเชฐเชฟเช• DDR5 เช‘เชชเซเชŸเชฟเชฎเชพเช‡เชเซ‡เชถเชจเซเชธ, เชจเชตเชพ เชธเชฐเซเชตเชฐ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐเซเชธ, เช…เชจเซ‡ LRDIMMs เชจเซ‡ เชฌเชฆเชฒเซ‡ RDIMMs เชจเซ‹ เช‰เชชเชฏเซ‹เช—, 5GB DDR256 เชฎเซ‹เชกเซเชฏเซเชฒ เชธเชพเชฅเซ‡เชจเซ€ เชธเชฟเช‚เช—เชฒ เชธเซ‹เช•เซ‡เชŸ เชธเชฟเชธเซเชŸเชฎเซเชธ เชฅเซเชฐเซเชชเซเชŸ เช•เซเชทเชฎเชคเชพเช“ เช…เชจเซ‡ เชกเซ‡เชŸเชพ เชเช•เซเชธเซ‡เชธ เชฒเซ‡เชŸเชจเซเชธเซ€เชจเชพ เชธเช‚เชฆเชฐเซเชญเชฎเชพเช‚ เชฌเช‚เชจเซ‡เชฎเชพเช‚ เชจเซ‹เช‚เชงเชชเชพเชคเซเชฐ เช•เชพเชฎเช—เซ€เชฐเซ€เชฎเชพเช‚ เชตเชงเชพเชฐเซ‹ เชœเซ‹เชถเซ‡. (เช†เชงเซเชจเชฟเช• LRDIMM เชจเซ€ เชธเชฐเช–เชพเชฎเชฃเซ€เชฎเชพเช‚).

DDR5: 4800 MT/s เชชเชฐ เชฒเซ‹เชจเซเชš เชฅเชˆ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, 12 เช•เชฐเชคเชพเช‚ เชตเชงเซ DDR5 เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡

เช•เซ‡เชกเชจเซเชธ เช•เชนเซ‡ เช›เซ‡ เช•เซ‡ DDR5 เชจเชพ เชคเช•เชจเซ€เช•เซ€ เชธเซเชงเชพเชฐเชพเช“ เชคเซ‡เชจเซ‡ DDR36 เชจเซ€ เชธเชฐเช–เชพเชฎเชฃเซ€เชฎเชพเช‚ เชตเชพเชธเซเชคเชตเชฟเช• เชฎเซ‡เชฎเชฐเซ€ เชฌเซ‡เชจเซเชกเชตเชฟเชกเซเชฅเชฎเชพเช‚ 4% เชตเชงเชพเชฐเซ‹ เช•เชฐเชตเชพเชจเซ€ เชฎเช‚เชœเซ‚เชฐเซ€ เช†เชชเชถเซ‡, 3200 MT/s เชกเซ‡เชŸเชพ เชŸเซเชฐเชพเชจเซเชธเชซเชฐ เชฐเซ‡เชŸ เชชเชฐ เชชเชฃ. เชœเซ‹ เช•เซ‡, เชœเซเชฏเชพเชฐเซ‡ DDR5 เชฒเช—เชญเช— 4800 MT/s เชจเซ€ เชกเชฟเชเชพเช‡เชจ เชเชกเชชเซ‡ เช•เชพเชฐเซเชฏ เช•เชฐเซ‡ เช›เซ‡, เชคเซเชฏเชพเชฐเซ‡ เชตเชพเชธเซเชคเชตเชฟเช• เชฅเซเชฐเซเชชเซเชŸ เช•เซ‹เชˆเชชเชฃ เชธเช‚เชœเซ‹เช—เซ‹เชฎเชพเช‚ DDR87-4 เช•เชฐเชคเชพเช‚ 3200% เชตเชงเชพเชฐเซ‡ เชนเชถเซ‡. เชœเซ‹ เช•เซ‡, DDR5 เชจเซ€ เชฎเซเช–เซเชฏ เชตเชฟเชถเซ‡เชทเชคเชพเช“เชฎเชพเช‚เชจเซ€ เชเช• เชเช• เชฎเซ‹เชจเซ‹เชฒเชฟเชฅเชฟเช• เชฎเซ‡เชฎเชฐเซ€ เชšเชฟเชชเชจเซ€ เช˜เชจเชคเชพ 16 Gbit เชฅเซ€ เชตเชงเซ เชตเชงเชพเชฐเชตเชพเชจเซ€ เช•เซเชทเชฎเชคเชพ เชชเชฃ เชนเชถเซ‡.

เช† เชตเชฐเซเชทเซ‡ เชชเชนเซ‡เชฒเซ‡เชฅเซ€ เชœ DDR5?

เช‰เชชเชฐ เชจเซ‹เช‚เชงเซเชฏเซเช‚ เช›เซ‡ เชคเซ‡เชฎ, AMD เชœเซ‡เชจเซ‹เช† เช…เชจเซ‡ Intel Sapphire Rapids 2021 เชจเชพ โ€‹โ€‹เช…เช‚เชค เชธเซเชงเซ€ เช…เชจเซ‡ 2022 เชจเซ€ เชถเชฐเซ‚เช†เชคเชฎเชพเช‚ เชตเชงเซ เชธเช‚เชญเชต เช›เซ‡. เชœเซ‹ เช•เซ‡, เช•เซ‡เชกเชจเซเชธเชจเชพ เชถเซเชฐเซ€ เช—เซเชฐเซ€เชจเชฌเชฐเซเช— เช˜เชŸเชจเชพเช“เชจเชพ เชตเชฟเช•เชพเชธ เชฎเชพเชŸเซ‡ เช†เชถเชพเชตเชพเชฆเซ€ เชฆเซƒเชถเซเชฏเชฎเชพเช‚ เชตเชฟเชถเซเชตเชพเชธ เชงเชฐเชพเชตเซ‡ เช›เซ‡.

เชชเซเชฒเซ‡เชŸเชซเซ‹เชฐเซเชฎ เช‰เชชเชฒเชฌเซเชง เชฅเชพเชฏ เชคเซ‡ เชชเชนเซ‡เชฒเชพ เชฎเซ‡เชฎเชฐเซ€ เช‰เชคเซเชชเชพเชฆเช•เซ‹ เชจเชตเชพ เชชเซเชฐเช•เชพเชฐเชจเชพ DRAM เชจเซ‹ เชธเชพเชฎเซ‚เชนเชฟเช• เชชเซเชฐเชตเช เซ‹ เชถเชฐเซ‚ เช•เชฐเชตเชพ เช†เชคเซเชฐ เช›เซ‡. เชฆเชฐเชฎเชฟเชฏเชพเชจ, AMD เชœเซ‡เชจเซ‹เช† เช…เชจเซ‡ เช‡เชจเซเชŸเซ‡เชฒ เชธเซ‡เชซเชพเชฏเชฐ เชฐเซ‡เชชเชฟเชกเซเชธ เชฎเชพเชฐเซเช•เซ‡เชŸเชฎเชพเช‚ เช†เชตเซ‡ เชคเซ‡เชจเชพ เชเช• เชตเชฐเซเชท เชชเชนเซ‡เชฒเชพ เชถเชฟเชชเชฟเช‚เช— เชฅเซ‹เชกเซเช‚ เช…เช•เชพเชณ เชฒเชพเช—เซ‡ เช›เซ‡. เชชเชฐเช‚เชคเซ DDR5 เชŸเซเชฐเชพเชฏเชฒ เชตเซ‡เชฐเชฟเช…เชจเซเชŸเชจเชพ เชฆเซ‡เช–เชพเชตเชฎเชพเช‚ เช˜เชฃเชพ เชตเชพเชœเชฌเซ€ เช–เซเชฒเชพเชธเชพ เช›เซ‡: DDR5 เชจเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช•เชฐเชคเชพ AMD เช…เชจเซ‡ Intel เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชชเซเชฐเซ‹เชธเซ‡เชธเชฐ เช•เช‚เชชเชจเซ€เช“ เช…เชฎเชจเซ‡ เช•เชนเซ‡ เช›เซ‡ เชคเซ‡เชจเชพ เช•เชฐเชคเชพ เชจเชœเซ€เช• เช›เซ‡, เช…เชฅเชตเชพ DDR5 เชธเชชเซ‹เชฐเซเชŸ เชธเชพเชฅเซ‡ เช…เชจเซเชฏ SoCs เช›เซ‡ เชœเซ‡ เชฌเชœเชพเชฐเชฎเชพเช‚ เชชเซเชฐเชตเซ‡เชถเซ€ เชฐเชนเซ€ เช›เซ‡.

DDR5: 4800 MT/s เชชเชฐ เชฒเซ‹เชจเซเชš เชฅเชˆ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, 12 เช•เชฐเชคเชพเช‚ เชตเชงเซ DDR5 เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชตเชฟเช•เชพเชธเชฎเชพเช‚ เช›เซ‡

เช•เซ‹เชˆ เชชเชฃ เชธเช‚เชœเซ‹เช—เซ‹เชฎเชพเช‚, เชœเซ‹ DDR5 เชธเซเชชเชทเซเชŸเซ€เช•เชฐเชฃ เช…เช‚เชคเชฟเชฎ เชกเซเชฐเชพเชซเซเชŸ เชธเซเชŸเซ‡เชœ เชชเชฐ เชนเซ‹เชฏ, เชคเซ‹ เชฎเซ‹เชŸเชพ DRAM เช‰เชคเซเชชเชพเชฆเช•เซ‹ เชชเซเชฐเช•เชพเชถเชฟเชค เชงเซ‹เชฐเชฃ เชตเชฟเชจเชพ เชชเชฃ เชฎเซ‹เชŸเชพ เชชเชพเชฏเซ‡ เช‰เชคเซเชชเชพเชฆเชจ เชถเชฐเซ‚ เช•เชฐเซ€ เชถเช•เซ‡ เช›เซ‡. เชธเซˆเชฆเซเชงเชพเช‚เชคเชฟเช• เชฐเซ€เชคเซ‡, SoC เชตเชฟเช•เชพเชธเช•เชฐเซเชคเชพเช“ เช† เชคเชฌเช•เซเช•เซ‡ เช‰เชคเซเชชเชพเชฆเชจ เชฎเชพเชŸเซ‡ เชคเซ‡เชฎเชจเซ€ เชกเชฟเชเชพเช‡เชจ เชฎเซ‹เช•เชฒเชตเชพเชจเซเช‚ เชชเชฃ เชถเชฐเซ‚ เช•เชฐเซ€ เชถเช•เซ‡ เช›เซ‡. เชฆเชฐเชฎเชฟเชฏเชพเชจ, เชคเซ‡ เช•เชฒเซเชชเชจเชพ เช•เชฐเชตเซ€ เชฎเซเชถเซเช•เซ‡เชฒ เช›เซ‡ เช•เซ‡ DDR5 2020 - 2021 เชฎเชพเช‚ เช•เซ‹เชˆ เชจเซ‹เช‚เชงเชชเชพเชคเซเชฐ เชฌเชœเชพเชฐ เชนเชฟเชธเซเชธเซ‹ เชฎเซ‡เชณเชตเชถเซ‡. เชฎเซเช–เซเชฏ เชชเซเชฐเซ‹เชธเซ‡เชธเชฐ เชธเชชเซเชฒเชพเชฏเชฐเซเชธ เชคเชฐเชซเชฅเซ€ เชธเชฎเชฐเซเชฅเชจ เชตเชฟเชจเชพ.



เชธเซ‹เชฐเซเชธ: 3dnews.ru

เชเช• เชŸเชฟเชชเซเชชเชฃเซ€ เช‰เชฎเซ‡เชฐเซ‹