SiFive RISC-V เช•เซ‹เชฐ เช†เช‰เชŸเชชเชฐเซเชซเซ‹เชฐเซเชฎเชฟเช‚เช— ARM Cortex-A78 เชฐเชœเซ‚ เช•เชฐเซ‡ เช›เซ‡

SiFive เช•เช‚เชชเชจเซ€, RISC-V เชธเซ‚เชšเชจเชพ เชธเซ‡เชŸ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐเชจเชพ เชจเชฟเชฐเซเชฎเชพเชคเชพเช“ เชฆเซเชตเชพเชฐเชพ เชธเซเชฅเชพเชชเชฟเชค เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เชนเชคเซ€ เช…เชจเซ‡ เชเช• เชธเชฎเชฏเซ‡ RISC-V-เช†เชงเชพเชฐเชฟเชค เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเชจเซ‹ เชชเซเชฐเชฅเชฎ เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชช เชคเซˆเชฏเชพเชฐ เช•เชฐเชคเซ€ เชนเชคเซ€, เชคเซ‡เชฃเซ‡ SiFive เชชเชฐเชซเซ‹เชฐเซเชฎเชจเซเชธ เชฒเชพเช‡เชจเชฎเชพเช‚ เชเช• เชจเชตเซ‹ RISC-V CPU เช•เซ‹เชฐ เชฐเชœเซ‚ เช•เชฐเซเชฏเซ‹ เชนเชคเซ‹, เชœเซ‡ 50 เช›เซ‡. เช…เช—เชพเช‰เชจเชพ เชŸเซ‹เชช-เชเชจเซเชก P550 เช•เซ‹เชฐ เช•เชฐเชคเชพเช‚ % เชตเชงเซ เชเชกเชชเซ€ เช…เชจเซ‡ ARM เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เชธเซŒเชฅเซ€ เชถเช•เซเชคเชฟเชถเชพเชณเซ€ เชชเซเชฐเซ‹เชธเซ‡เชธเชฐ ARM Cortex-A78 เชชเชฐเชซเซ‹เชฐเซเชฎเชจเซเชธเชฎเชพเช‚ เชถเซเชฐเซ‡เชทเซเช  เช›เซ‡. เชจเชตเชพ เช•เซ‹เชฐ เชชเชฐ เช†เชงเชพเชฐเชฟเชค SoCs เชฎเซเช–เซเชฏเชคเซเชตเซ‡ เชธเชฐเซเชตเชฐ เชธเชฟเชธเซเชŸเชฎเซเชธ เช…เชจเซ‡ เชตเชฐเซเช•เชธเซเชŸเซ‡เชถเชจเซ‹ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช›เซ‡, เชชเชฐเช‚เชคเซ เชฎเซ‹เชฌเชพเช‡เชฒ เช…เชจเซ‡ เชเชฎเซเชฌเซ‡เชกเซ‡เชก เช‰เชชเช•เชฐเชฃเซ‹ เชฎเชพเชŸเซ‡ เชธเซเชŸเซเชฐเซ€เชช-เชกเชพเช‰เชจ เชตเชฐเซเชเชจ เชฌเชจเชพเชตเชตเชพเชจเซเช‚ เชชเชฃ เชถเช•เซเชฏ เช›เซ‡.

เชเชตเซเช‚ เชœเชฃเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซเชฏเซเช‚ เช›เซ‡ เช•เซ‡, P550 เชจเซ€ เชธเชฐเช–เชพเชฎเชฃเซ€เชฎเชพเช‚, เชจเชตเชพ SiFive เชชเซเชฐเซ‹เชธเซ‡เชธเชฐ เช•เซ‹เชฐเชฎเชพเช‚ 16 MB เชจเซ‡ เชฌเชฆเชฒเซ‡ 3 MB L4 เช•เซ‡เชถ เช›เซ‡, เชเช• เชšเชฟเชชเชฎเชพเช‚ 16 เชจเซ‡ เชฌเชฆเชฒเซ‡ 4 เช•เซ‹เชฐเซ‹ เชธเซเชงเซ€ เชญเซ‡เช—เชพ เชฅเชˆ เชถเช•เซ‡ เช›เซ‡, เชคเซ‡เชจเชพ เชฌเชฆเชฒเซ‡ 3.5 GHz เชธเซเชงเซ€เชจเซ€ เช†เชตเชฐเซเชคเชจ เชชเชฐ เช•เชพเชฐเซเชฏ เช•เชฐเซ‡ เช›เซ‡. 2.4 GHz, DDR5 เชฎเซ‡เชฎเชฐเซ€ เช…เชจเซ‡ PCI-Express 5.0 เชฌเชธเชจเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช•เชฐเซ‡ เช›เซ‡. เชจเชตเชพ เช•เซ‹เชฐเชจเซเช‚ เชธเชพเชฎเชพเชจเซเชฏ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ P550 เชจเซ€ เชจเชœเซ€เช• เช›เซ‡ เช…เชจเซ‡ เชคเซ‡ เชฎเซ‹เชกเซเชฏเซเชฒเชฐ เชชเซเชฐเช•เซƒเชคเชฟเชจเซเช‚ เชชเชฃ เช›เซ‡, เชœเซ‡ เชตเชฟเชถเชฟเชทเซเชŸ เชเช•เซเชธเชฟเชฒเชฐเซ‡เชŸเชฐเซเชธ เช…เชฅเชตเชพ GPUs เชธเชพเชฅเซ‡ เชตเชงเชพเชฐเชพเชจเชพ เชฌเซเชฒเซ‹เช•เซเชธเชจเซ‡ SoC เชฎเชพเช‚ เช‰เชฎเซ‡เชฐเชตเชพเชจเซ€ เชฎเช‚เชœเซ‚เชฐเซ€ เช†เชชเซ‡ เช›เซ‡. เชตเชฟเช—เชคเซ‹ เชกเชฟเชธเซ‡เชฎเซเชฌเชฐเชฎเชพเช‚ เชชเซเชฐเช•เชพเชถเชฟเชค เช•เชฐเชตเชพเชจเซ€ เชฏเซ‹เชœเชจเชพ เช›เซ‡, เช…เชจเซ‡ FPGA-เชคเซˆเชฏเชพเชฐ RTL เชกเซ‡เชŸเชพ เช†เชตเชคเชพ เชตเชฐเซเชทเซ‡ เชชเซเชฐเช•เชพเชถเชฟเชค เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเชถเซ‡.

RISC-V เชเช• เช–เซเชฒเซเชฒเซ€ เช…เชจเซ‡ เชฒเชตเชšเซ€เช• เชฎเชถเซ€เชจ เชธเซ‚เชšเชจเชพ เชชเซเชฐเชฃเชพเชฒเซ€ เชชเซเชฐเชฆเชพเชจ เช•เชฐเซ‡ เช›เซ‡ เชœเซ‡ เชคเชฎเชจเซ‡ เชฐเซ‹เชฏเชฒเซเชŸเซ€เชจเซ€ เช†เชตเชถเซเชฏเช•เชคเชพ เชตเชฟเชจเชพ เช…เชฅเชตเชพ เช‰เชชเชฏเซ‹เช— เชชเชฐ เชถเชฐเชคเซ‹ เชฒเชพเชฆเซเชฏเชพ เชตเชฟเชจเชพ, เชฎเชจเชธเซเชตเซ€ เชเชชเซเชฒเชฟเช•เซ‡เชถเชจเซ‹ เชฎเชพเชŸเซ‡ เชธเช‚เชชเซ‚เชฐเซเชฃเชชเชฃเซ‡ เช–เซเชฒเซเชฒเชพ SoCs เช…เชจเซ‡ เชฎเชพเช‡เช•เซเชฐเซ‹เชชเซเชฐเซ‹เชธเซ‡เชธเชฐเซเชธ เชฌเชจเชพเชตเชตเชพเชจเซ€ เชฎเช‚เชœเซ‚เชฐเซ€ เช†เชชเซ‡ เช›เซ‡. เชนเชพเชฒเชฎเชพเช‚, RISC-V เชธเซเชชเชทเซเชŸเซ€เช•เชฐเชฃเชจเชพ เช†เชงเชพเชฐเซ‡, เชฎเชพเช‡เช•เซเชฐเซ‹เชชเซเชฐเซ‹เชธเซ‡เชธเชฐ เช•เซ‹เชฐเซ‹เชจเชพ 2.0 เชชเซเชฐเช•เชพเชฐเซ‹, 111 เชชเซเชฒเซ‡เชŸเชซเซ‹เชฐเซเชฎเซเชธ, 31 SoCs เช…เชจเซ‡ 12 เชคเซˆเชฏเชพเชฐ เชฌเซ‹เชฐเซเชก เชตเชฟเชตเชฟเชง เช•เช‚เชชเชจเซ€เช“ เช…เชจเซ‡ เชธเชฎเซเชฆเชพเชฏเซ‹ เชฆเซเชตเชพเชฐเชพ เชตเชฟเชตเชฟเชง เชฎเชซเชค เชฒเชพเช‡เชธเชจเซเชธ (BSD, MIT, Apache 12) เชนเซ‡เช เชณ เชตเชฟเช•เชธเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เชฐเชนเซเชฏเชพ เช›เซ‡.

เชธเซ‹เชฐเซเชธ: opennet.ru

เชเช• เชŸเชฟเชชเซเชชเชฃเซ€ เช‰เชฎเซ‡เชฐเซ‹