ઇન્ટેલ અને એએમડી પ્રોસેસરોના માઇક્રોઆર્કિટેક્ચરલ સ્ટ્રક્ચર્સ પર નવો હુમલો

યુનિવર્સિટી ઓફ વર્જિનિયા અને યુનિવર્સિટી ઓફ કેલિફોર્નિયાના સંશોધકોના જૂથે બિનદસ્તાવેજીકૃત CPU ક્ષમતાઓના રિવર્સ એન્જિનિયરિંગ દરમિયાન ઓળખાતા ઇન્ટેલ અને AMD પ્રોસેસર્સના માઇક્રોઆર્કિટેક્ટલ સ્ટ્રક્ચર્સ પર નવા પ્રકારનો હુમલો રજૂ કર્યો. પ્રસ્તાવિત હુમલા પદ્ધતિમાં પ્રોસેસરોમાં મધ્યવર્તી માઇક્રો-ઓપ કેશનો ઉપયોગ શામેલ છે, જેનો ઉપયોગ સૂચનાઓના સટ્ટાકીય અમલ દરમિયાન સંચિત માહિતીને પુનઃપ્રાપ્ત કરવા માટે કરી શકાય છે.

ઑપ્ટિમાઇઝેશન હેતુઓ માટે, પ્રોસેસર અગાઉની ગણતરીઓ પૂર્ણ થવાની રાહ જોયા વિના, સટ્ટાકીય મોડમાં કેટલીક સૂચનાઓ ચલાવવાનું શરૂ કરે છે, અને જો તે પછી નક્કી કરે છે કે આગાહી વાજબી ન હતી, તો તે ઑપરેશનને તેની મૂળ સ્થિતિમાં પાછું ફેરવે છે, પરંતુ ડેટા દરમિયાન પ્રક્રિયા કરવામાં આવી હતી. સટ્ટાકીય અમલ કેશમાં જમા કરવામાં આવે છે, જેની સામગ્રી નક્કી કરી શકાય છે.

એ નોંધ્યું છે કે નવી પદ્ધતિ સ્પેક્ટર v1 હુમલાને નોંધપાત્ર રીતે આગળ કરે છે, હુમલાને શોધવાનું મુશ્કેલ બનાવે છે અને સૂચનાઓના સટ્ટાકીય અમલને કારણે થતી નબળાઈઓને અવરોધિત કરવા માટે રચાયેલ સાઇડ-ચેનલ હુમલાઓ સામે રક્ષણની હાલની પદ્ધતિઓ દ્વારા અવરોધિત નથી (ઉદાહરણ તરીકે, ઉપયોગ LFENCE સૂચનાઓ સટ્ટાકીય અમલીકરણના છેલ્લા તબક્કામાં લિકેજને અવરોધે છે, પરંતુ માઇક્રોઆર્કિટેક્ચરલ સ્ટ્રક્ચર્સ દ્વારા લિકેજ સામે રક્ષણ આપતું નથી).

આ પદ્ધતિ ઇન્ટેલ સ્કાયલેક અને એએમડી ઝેન શ્રેણી સહિત 2011 થી પ્રકાશિત થયેલા ઇન્ટેલ અને એએમડી પ્રોસેસર મોડલ્સને અસર કરે છે. આધુનિક CPUs જટિલ પ્રોસેસર સૂચનાઓને સરળ RISC-જેવી માઇક્રો-ઓપરેશનમાં તોડે છે, જે અલગ કેશમાં કેશ કરવામાં આવે છે. આ કેશ ઉચ્ચ-સ્તરના કેશથી મૂળભૂત રીતે અલગ છે, તે સીધી રીતે સુલભ નથી અને CISC સૂચનાઓને RISC માઇક્રોઇન્સ્ટ્રક્શન્સમાં ડીકોડ કરવાના પરિણામોની ઝડપી ઍક્સેસ માટે સ્ટ્રીમ બફર તરીકે કાર્ય કરે છે. જો કે, સંશોધકોએ કેશ એક્સેસ તકરાર થાય ત્યારે ઊભી થતી પરિસ્થિતિઓ બનાવવાનો માર્ગ શોધી કાઢ્યો છે અને અમુક ક્રિયાઓના અમલના સમયના તફાવતોનું વિશ્લેષણ કરીને માઇક્રો-ઓપરેશન કેશની સામગ્રીનો નિર્ણય કરવાની મંજૂરી આપે છે.

ઇન્ટેલ પ્રોસેસર્સમાં માઇક્રો-ઓપરેશન કેશ CPU થ્રેડો (હાયપર-થ્રેડીંગ) ના સંબંધમાં વિભાજિત કરવામાં આવે છે, જ્યારે AMD ઝેન પ્રોસેસર્સ શેર કરેલ કેશનો ઉપયોગ કરે છે, જે માત્ર એક જ એક્ઝેક્યુશન થ્રેડમાં જ નહીં, પરંતુ SMT માં વિવિધ થ્રેડો વચ્ચે પણ ડેટા લિકેજ માટે શરતો બનાવે છે. (વિવિધ લોજિકલ CPU કોરો પર ચાલતા કોડ વચ્ચે સંભવિત ડેટા લીકેજ).

સંશોધકોએ સૂક્ષ્મ-ઓપરેશન કેશમાં ફેરફારો અને હુમલાના ઘણા દૃશ્યો શોધવા માટેની એક મૂળભૂત પદ્ધતિનો પ્રસ્તાવ મૂક્યો છે જે છુપાયેલા ડેટા ટ્રાન્સમિશન ચેનલો બનાવવા અને ગુપ્ત માહિતીને લીક કરવા માટે સંવેદનશીલ કોડનો ઉપયોગ કરવાની મંજૂરી આપે છે, બંને એક પ્રક્રિયામાં (ઉદાહરણ તરીકે, એક્ઝિક્યુટ કરતી વખતે પ્રક્રિયા ડેટા લીક કરવા માટે. JIT સાથેના એન્જિનમાં અને વર્ચ્યુઅલ મશીનોમાં તૃતીય-પક્ષ કોડ), અને કર્નલ અને વપરાશકર્તા જગ્યામાં પ્રક્રિયાઓ વચ્ચે.

માઇક્રો-ઓપરેશન કેશનો ઉપયોગ કરીને સ્પેક્ટર એટેકના પ્રકારનું આયોજન કરતી વખતે, સંશોધકો એ જ સરનામામાં લીક ગોઠવવાના કિસ્સામાં, ભૂલ સુધારણાનો ઉપયોગ કરતી વખતે 965.59% અને 0.22 Kbps ના ભૂલ દર સાથે 785.56 Kbps નું પ્રદર્શન હાંસલ કરવામાં સક્ષમ હતા. જગ્યા અને વિશેષાધિકાર સ્તર. અલગ-અલગ વિશેષાધિકાર સ્તરો (કર્નલ અને યુઝરસ્પેસ વચ્ચે)માં ફેલાયેલા લીક સાથે, ભૂલ સુધારણા ઉમેરવામાં સાથે કામગીરી 85.2 Kbps હતી અને 110.96% ના ભૂલ દર સાથે 4 Kbps હતી. AMD Zen પ્રોસેસરો પર હુમલો કરતી વખતે, વિવિધ લોજિકલ CPU કોરો વચ્ચે લીક બનાવતી વખતે, કામગીરી 250% ના ભૂલ દર સાથે 5.59 Kbps હતી અને ભૂલ સુધારણા સાથે 168.58 Kbps હતી. ક્લાસિક સ્પેક્ટર v1 પદ્ધતિની તુલનામાં, નવો હુમલો 2.6 ગણો ઝડપી હતો.

એવી અપેક્ષા રાખવામાં આવે છે કે માઇક્રો-ઓપ કેશ એટેક સામે રક્ષણ માટે એવા ફેરફારોની જરૂર પડશે જે તમે સ્પેક્ટર એટેક પ્રોટેક્શન સક્ષમ કર્યું હોય તેના કરતાં વધુ પ્રભાવ ઘટાડશે. શ્રેષ્ઠ સમાધાન તરીકે, આવા હુમલાઓને કેશીંગને અક્ષમ કરીને નહીં, પરંતુ વિસંગતતાઓનું નિરીક્ષણ કરવાના સ્તરે અને હુમલાઓ માટે લાક્ષણિક કેશ સ્થિતિઓને ઓળખવાના સ્તરે અવરોધિત કરવાનો પ્રસ્તાવ છે.

સ્પેક્ટર હુમલાની જેમ, કર્નલ અથવા અન્ય પ્રક્રિયાઓમાંથી લીકનું આયોજન કરવા માટે પીડિત પ્રક્રિયાઓની બાજુમાં આદેશોના ચોક્કસ ક્રમ (ગેજેટ્સ)ના અમલની જરૂર પડે છે, જે સૂચનાઓના સટ્ટાકીય અમલ તરફ દોરી જાય છે. Linux કર્નલમાં લગભગ 100 સમાન ગેજેટ્સ મળી આવ્યા છે, જે દૂર કરવામાં આવશે, પરંતુ તેમની પેઢી માટેના ઉકેલો સમયાંતરે જોવા મળે છે, ઉદાહરણ તરીકે, કર્નલમાં ખાસ ડિઝાઇન કરેલા BPF પ્રોગ્રામ્સ ચલાવવા સંબંધિત.

સોર્સ: opennet.ru