ડિસેમ્બરમાં IEDM 2019 કોન્ફરન્સમાં, TSMC 5nm પ્રક્રિયા તકનીક વિશે વિગતવાર વાત કરશે

જેમ આપણે જાણીએ છીએ, આ વર્ષના માર્ચમાં, TSMC એ 5nm ઉત્પાદનોનું પ્રાયોગિક ઉત્પાદન શરૂ કર્યું. આ તાઇવાનના નવા ફેબ 18 પ્લાન્ટમાં થયું છે, ખાસ બાંધવામાં આવે છે 5nm ઉકેલોના પ્રકાશન માટે. 5nm N5 પ્રક્રિયાનો ઉપયોગ કરીને મોટા પાયે ઉત્પાદન 2020 ના બીજા ક્વાર્ટરમાં અપેક્ષિત છે. તે જ વર્ષના અંત સુધીમાં, ઉત્પાદક 5nm પ્રક્રિયા તકનીક અથવા N5P (પ્રદર્શન) પર આધારિત ચિપ્સનું ઉત્પાદન શરૂ કરવામાં આવશે. પ્રોટોટાઇપ ચિપ્સની ઉપલબ્ધતા TSMC ને નવી પ્રક્રિયા તકનીકના આધારે ઉત્પાદિત ભાવિ સેમિકન્ડક્ટર્સની ક્ષમતાઓનું મૂલ્યાંકન કરવાની મંજૂરી આપે છે, જેના વિશે કંપની ડિસેમ્બરમાં વિગતવાર વાત કરશે. પરંતુ તમે પહેલેથી જ કંઈક શોધી શકો છો આજે IEDM 2019 પર પ્રેઝન્ટેશન માટે TSMC દ્વારા સબમિટ કરાયેલ અમૂર્તમાંથી.

વિગતો સ્પષ્ટ કરતાં પહેલાં, ચાલો યાદ કરીએ કે TSMC ના અગાઉના નિવેદનોમાંથી આપણે શું જાણીએ છીએ. 7nm ની સરખામણીમાં, એવો દાવો કરવામાં આવે છે કે 5nm ચિપ્સ નેટ પર્ફોર્મન્સમાં 15% વધારો અથવા વપરાશમાં 30% ઘટાડો જો પર્ફોર્મન્સ સમાન રહેશે. N5P પ્રક્રિયા વધુ 7% પ્રદર્શન અથવા વપરાશમાં 15% બચત ઉમેરશે. તર્ક તત્વોની ઘનતા 1,8 ગણી વધશે. SRAM સેલ સ્કેલ 0,75 ના પરિબળથી બદલાશે.

5nm ચિપ્સના ઉત્પાદનમાં, EUV સ્કેનર્સનો ઉપયોગ પરિપક્વ ઉત્પાદનના સ્તર સુધી પહોંચશે. ટ્રાંઝિસ્ટર ચેનલ માળખું બદલવામાં આવશે, સંભવતઃ સિલિકોન સાથે અથવા તેના બદલે જર્મેનિયમનો ઉપયોગ કરીને. આ ચેનલમાં ઇલેક્ટ્રોનની વધતી ગતિશીલતા અને પ્રવાહોમાં વધારો સુનિશ્ચિત કરશે. પ્રક્રિયા તકનીક ઘણા નિયંત્રણ વોલ્ટેજ સ્તરો પ્રદાન કરે છે, જેમાંથી સૌથી વધુ 25nm પ્રક્રિયા તકનીકની સરખામણીમાં 7% કાર્યક્ષમતામાં વધારો કરશે. I/O ઇન્ટરફેસ માટે ટ્રાન્ઝિસ્ટર પાવર સપ્લાય 1,5 V થી 1,2 V સુધીનો હશે.

મેટલાઇઝેશન માટે અને સંપર્કો માટે છિદ્રો દ્વારા ઉત્પાદનમાં, તેનાથી પણ ઓછી પ્રતિકાર ધરાવતી સામગ્રીનો ઉપયોગ કરવામાં આવશે. અલ્ટ્રા-હાઇ-ડેન્સિટી કેપેસિટર મેટલ-ડાઇલેક્ટ્રિક-મેટલ ડિઝાઇનનો ઉપયોગ કરીને ઉત્પાદિત કરવામાં આવશે, જે કામગીરીમાં 4% વધારો કરશે. સામાન્ય રીતે, TSMC નવા લો-K ઇન્સ્યુલેટરનો ઉપયોગ કરવા પર સ્વિચ કરશે. સિલિકોન વેફર પ્રોસેસિંગ સર્કિટમાં મેટલ રિએક્ટિવ આયન એચિંગ (RIE) નવી "ડ્રાય" પ્રક્રિયા દેખાશે, જે તાંબાના ઉપયોગથી પરંપરાગત દમાસ્કસ પ્રક્રિયાને આંશિક રીતે બદલશે (30 nm કરતા નાના મેટલ સંપર્કો માટે). તેમજ પ્રથમ વખત, કોપર કંડક્ટર અને સેમિકન્ડક્ટર (ઈલેક્ટ્રોમાઈગ્રેશન અટકાવવા) વચ્ચે અવરોધ ઊભો કરવા માટે ગ્રાફીનના સ્તરનો ઉપયોગ કરવામાં આવશે.

IEDM ખાતેના ડિસેમ્બરના અહેવાલ માટેના દસ્તાવેજો પરથી, અમે સમજી શકીએ છીએ કે 5nm ચિપ્સના સંખ્યાબંધ પરિમાણો વધુ સારા હશે. આમ, તર્ક તત્વોની ઘનતા વધારે હશે અને 1,84 ગણા સુધી પહોંચશે. SRAM સેલ પણ નાનો હશે, 0,021 µm2 વિસ્તાર સાથે. પ્રાયોગિક સિલિકોનના પ્રદર્શન સાથે બધું જ ક્રમમાં છે - 15% વધારો પ્રાપ્ત થયો હતો, તેમજ ઉચ્ચ ફ્રીક્વન્સીઝના ઠંડું થવાના કિસ્સામાં વપરાશમાં સંભવિત 30% ઘટાડો થયો હતો.

નવી પ્રક્રિયા તકનીક સાત નિયંત્રણ વોલ્ટેજ મૂલ્યોમાંથી પસંદ કરવાનું શક્ય બનાવશે, જે વિકાસ પ્રક્રિયા અને ઉત્પાદનોમાં વિવિધતા ઉમેરશે અને EUV સ્કેનરનો ઉપયોગ ચોક્કસપણે ઉત્પાદનને સરળ બનાવશે અને તેને સસ્તું બનાવશે. TSMC મુજબ, EUV સ્કેનર્સ પર સ્વિચ કરવાથી 0,73nm પ્રક્રિયાની સરખામણીમાં રેખીય રીઝોલ્યુશનમાં 7x સુધારો થાય છે. ઉદાહરણ તરીકે, પ્રથમ સ્તરોના સૌથી જટિલ મેટાલાઇઝેશન સ્તરો બનાવવા માટે, પાંચ પરંપરાગત માસ્કને બદલે, ફક્ત એક EUV માસ્કની જરૂર પડશે અને તે મુજબ, પાંચને બદલે માત્ર એક ઉત્પાદન ચક્ર. માર્ગ દ્વારા, EUV પ્રોજેક્શનનો ઉપયોગ કરતી વખતે ચિપ પરના તત્વો કેટલા સુઘડ બને છે તેના પર ધ્યાન આપો. સુંદરતા, અને તે બધુ જ છે.

સોર્સ: 3dnews.ru