E like me kāu e ʻike ai, ʻo ka curator o ka interface PCI Express, ka hui interindustrial PCI-SIG, ke wikiwiki nei e hoʻoponopono i ka lag lōʻihi ma hope o ka papa kuhikuhi i ka lawe ʻana mai i ka mākeke i kahi mana hou o ka pahi ʻo PCI Express me ka hoʻohana ʻana i ka mana kikoʻī 5.0. Ua ʻae ʻia ka mana hope o nā kikoʻī PCIe 5.0 e kēia , a i ka makahiki hou nā mea me ke kākoʻo no ke kaʻa kaʻa hou e kū mai ma ka mākeke. E hoʻomanaʻo mākou iā ʻoe, ke hoʻohālikelike ʻia me PCIe 4.0, e pālua ka wikiwiki o ka hoʻololi ʻana ma ka laina PCIe 5.0 i 32 gigatransactions i kekona (32 GT/s).
ʻO nā kikoʻī nā kikoʻī, akā no ka hoʻokō pono ʻana o ka interface hou, pono ke hana silicon a me nā poloka no ka laikini ʻana i nā mea hoʻomohala ʻaoʻao ʻekolu. ʻO kekahi o kēia mau hoʻoholo i nehinei a i kēia lā ma kahi hālāwai kūkā ma Taipei nā hui ʻo Astera Labs, Synopsys a me Intel. Ua ʻōlelo ʻia ʻo ia ka hopena piha mua i mākaukau piha no ka hoʻokō ʻana i ka hana a me ka laikini.
ʻO ka paepae i hōʻike ʻia ma Taiwan e hoʻohana ana i ka chip pre-production chip a Intel, Synopsys DesignWare controller a me ka ʻoihana ʻo PCIe 5.0 physical layer, hiki ke kūʻai ʻia ma lalo o ka laikini, a me nā retimers mai Astera Labs. ʻO nā mea hoʻomaha he mau'āpana e hoʻihoʻi i ka pono o nā puʻupuʻu uaki i mua o ka hoʻopiliʻana a iʻole i ka hopena o kahi hōʻailona nāwaliwali.
E like me kāu e noʻonoʻo ai, e like me ka piʻi ʻana o ka wikiwiki o ka hoʻouna ʻana i ka ʻikepili ma kahi laina hoʻokahi, ʻoi aku ka pololei o ka hōʻailona i ka zero ke hoʻolōʻihi ʻia nā laina kamaʻilio. No ka laʻana, e like me nā kikoʻī no ka laina PCIe 4.0, ʻo ka laina hoʻouna me ka ʻole o ka hoʻohana ʻana i nā mea hoʻohui ma ka laina he 30 cm wale nō. nā mea hoʻomaha ma ke kaapuni hoʻomalu. Ua hoʻokō ʻo Astera Labs i ka hoʻomohala ʻana i nā retimers i hiki ke hana ʻelua i ka interface PCIe 5.0 a ma ke ʻano he ʻāpana o ka interface PCIe 4.0, i hōʻike ʻia ma ka ʻaha kūkā.
Source: 3dnews.ru