ताइपे में एक सम्मेलन में एक कार्यशील पीसीआई एक्सप्रेस 5.0 इंटरफ़ेस दिखाया गया

जैसा कि आप जानते हैं, पीसीआई एक्सप्रेस इंटरफ़ेस के क्यूरेटर, अंतर-औद्योगिक समूह पीसीआई-एसआईजी, विनिर्देश संस्करण 5.0 का उपयोग करके पीसीआई एक्सप्रेस बस के एक नए संस्करण को बाजार में लाने में शेड्यूल के लंबे अंतराल की भरपाई करने की जल्दी में है। PCIe 5.0 विनिर्देशों के अंतिम संस्करण को इसके द्वारा अनुमोदित किया गया है वसंत में, और नए साल में अद्यतन बस के समर्थन वाले उपकरण बाज़ार में आने चाहिए। हम आपको याद दिला दें कि, PCIe 4.0 की तुलना में, PCIe 5.0 लाइन के साथ स्थानांतरण गति दोगुनी होकर 32 गीगाट्रांसेक्शन प्रति सेकंड (32 GT/s) हो जाएगी।

विशिष्टताएँ विशिष्टताएँ हैं, लेकिन नए इंटरफ़ेस के व्यावहारिक कार्यान्वयन के लिए, तृतीय-पक्ष नियंत्रक डेवलपर्स को लाइसेंस देने के लिए कार्यशील सिलिकॉन और ब्लॉक की आवश्यकता होती है। इनमें से एक निर्णय कल और आज ताइपे में एक सम्मेलन में लिया गया दिखाया है कंपनियां एस्टेरा लैब्स, सिनोप्सिस और इंटेल। दावा किया गया है कि यह पहला व्यापक समाधान है जो उत्पादन में कार्यान्वयन और लाइसेंसिंग के लिए पूरी तरह से तैयार है।

ताइवान में दिखाया गया प्लेटफ़ॉर्म इंटेल की प्री-प्रोडक्शन चिप, सिनोप्सिस डिज़ाइनवेयर कंट्रोलर और कंपनी की PCIe 5.0 भौतिक परत का उपयोग करता है, जिसे लाइसेंस के तहत खरीदा जा सकता है, साथ ही एस्टेरा लैब्स से रेटिमर्स भी। रेटिमर ऐसे चिप्स होते हैं जो हस्तक्षेप की उपस्थिति में या कमजोर सिग्नल की स्थिति में घड़ी के पल्स की अखंडता को बहाल करते हैं।

जैसा कि आप कल्पना कर सकते हैं, जैसे-जैसे एक लाइन पर डेटा ट्रांसमिशन की गति बढ़ती है, संचार लाइनें लंबी होने पर सिग्नल की अखंडता शून्य हो जाती है। उदाहरण के लिए, PCIe 4.0 लाइन के विनिर्देशों के अनुसार, लाइन पर कनेक्टर्स का उपयोग किए बिना ट्रांसमिशन रेंज केवल 30 सेमी है। PCIe 5.0 लाइन के लिए, यह दूरी और भी कम होगी और इतनी दूरी पर भी इसे शामिल करना आवश्यक है। नियंत्रक सर्किट में रिटाइमर। एस्टेरा लैब्स ऐसे रेटिमर्स विकसित करने में कामयाब रही जो PCIe 4.0 इंटरफ़ेस और PCIe 5.0 इंटरफ़ेस दोनों में काम कर सकते हैं, जिसे सम्मेलन में प्रदर्शित किया गया था।

स्रोत: 3dnews.ru