Malo tko zna da je procesorska arhitektura ARC jedna od najraširenijih arhitektura uz ARM, MIPS i x86. Razvijena 1980-ih godina, arhitektura ARC koristi se u raznim mikro kontrolerima za širok spektar visoko tehnoloških proizvoda, a svake godine na osnovi ARC proizvodi se oko uređaja.
Nedavno je korporacija Synopsys najavila novu generaciju 32- i 64-bitnih procesorskih jezgri ARC, koje obećavaju trostruko povećanje performansi u odnosu na prethodnike, te omogućuju izgradnju sustava na čipu s 12 jezgri. Tako će nove jezgre omogućiti Synopsysu natjecanje s ARM-om na nizu novih područja.
«Ugrađene aplikacije poput kontrolera za čvrste diskove ili mrežnih uređaja postaju sve složenije, što zahtijeva značajno povećanje performansi uz ograničenu potrošnju energije i dimenzije», rekao je John Koeter, viši potpredsjednik za marketing i strategiju u području intelektualnog vlasništva u Synopsysu. «S izdavanjem nove arhitekture ARCv3 i jezgri ARC HS5x i HS6x, programeri će moći zadovoljiti rastuće zahtjeve za performansama svojih SoC-ova danas i u budućnosti».
Nove obitelji procesora Synopsys DesignWare ARC uključuju 32-bitne jezgre i 64-bitne jezgre . Nedavno najavljeni procesori namijenjeni su širokom rasponu aplikacija, poput kontrolera za čvrste diskove (SSD), mrežnih kontrolera, autopilota za vozila, informatičko-zabavnih sustava za automobile i mnoge druge. Uzimajući u obzir rastuće zahtjeve za količinama operativne memorije, 64-bitni ARC HD6x omogućit će izgradnju sustava s 4,5 PB DRAM-a, dok će uređaji temeljeni na ARC HD5x morati ograničiti manje količine. Ipak, stvarne količine podržane operativne memorije vjerojatno će biti određene korištenim operativnim sustavom, a vidljive prednosti 64-bitnih CPU-a bit će širi cjevovod i veći skup registara.
Što se tiče arhitektura DesignWare ARC HS5x i DesignWare ARC HS6x, one podržavaju skup instrukcija ARCv3, koji se može proširiti APEX instrukcijama (ARC Processor EXtensions), ako klijentima zatreba nešto specifično. Osim toga, ARC HS57D je opremljen digitalnim signalnim procesorom ARCv3DSP koji podržava 150 instrukcija. Nova jezgra imaju dubinu cevi od 10 nivoa, mogu izvršavati dvije instrukcije po taktu, a opremljena su 128-bitnim modulom za operacije s pomičnom zarezom. Pri tome, najnaprednije verzije jezgri podržavaju drugu razinu keša (L2) veličine do 16 MB.
Što se tiče performansi, Synopsys navodi 3 DMIPS po MHz u cjelobrojnim proračunima, kao i 5,1 CoreMark po MHz, što je vrlo dobro za miniatura jezgra s minimalnom potrošnjom energije. Dakle, 3 DMIPS po MHz je više nego kod prilično moćnih procesora , dok je 5,1 CoreMark po MHz iznad bilo kojeg
Procesorska jezgra Synopsys DesignWare ARC HS5x i HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Skup instrukcija | ARCv3 | ||||
| APEX instrukcije | Podržani | ||||
| Bitna širina | 32-bita | 64-bita | |||
| Instrukcija po taktu | 2 | ||||
| Duljina cevovoda | 10 nivoa | ||||
| DSP | — | ARCv3DSP 150 instrukcija | — | — | — |
| Tačnost FPU | FP16, FP32, FP64 | ||||
| Procesorski klaster | 12 jezgri | ||||
| Ubrzivača po klasteru | 16 ubrzivača | ||||
| L1 | Keš instrukcija + Keš podataka | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Maksimalni kapacitet memorije | 64 GB (ovisno o OS-u) | 4,5 Petabajta | |||
| Frekvencija (na t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS po jezgri / 3 DMIPS po MHz | ||||
| CoreMark | 9180 CoreMark po jezgri / 5,1 CoreMark po MHz | ||||
Jedna od ključnih osobina nove porodice DesignWare ARC HS5x i DesignWare ARC HS6x je mogućnost stvaranja sustava na čipu (system-on-chip, SoC) s 12 općim procesorskim jezgrama i 16 specijaliziranih ubrzivača. Svaka jezgra/ubrzivač u takvom procesoru radi na vlastitoj takt frekvenciji i koristi vlastiti sustav napajanja kako bi maksimizirao energetsku učinkovitost. Zajedno s novim jezgrama, Synopsys također nudi i intra-procesorsku keš koherentnu povezanost s brzinom prijenosa podataka od 800 GB/s.
SoC temeljen na ARC arhitekturi danas nije baš rasprostranjen, ali s obzirom na perspektivne procesore za sustave autonomnog upravljanja, pohranu podataka, upravljanje protokom podataka, višekorisničku obradu i razne akceleratore, bit će vrlo korisni. Ovo će omogućiti tvrtki Synopsys da se natječe s ARM jezgrama za mjesto u SoC-ima za navedene aplikacije, što do sada nije bilo slučaj. Tako su jezgre DesignWare ARC HS5x i DesignWare ARC HS6x već izazvale interes proizvođača čvrstih diskova Starblaze.
»Razvijači visokih performansi ugrađenih rješenja neprestano se suočavaju s novim izazovima u postizanju visoke učinkovitosti uz korištenje velikih količina memorije i ograničenjima potrošnje energije i veličine«, rekao je Bruce Cheng, glavni znanstveni suradnik Starblaze. »Mogućnosti novih 32-bitnih ARC HS5x i 64-bitnih HS6x procesora kompanije Synopsys u području višekorisničke obrade omogućit će nam prelazak na novu razinu energetske učinkovitosti koja trenutno nije dostupna s drugim procesorima na tržištu.«
Synopsys će početi nuditi jezgre ARC HS56, HS57D, HS58, HS66, HS68, kao i njihove multiprocesorske verzije HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, počevši od trećeg kvartala 2020. godine. Također, tvrtka će ponuditi paket ARC MetaWare Development Toolkit za izradu čipova temeljenih na ovim jezgrama, kao i simulator i verifikator za provjeru funkcionalnosti SoC-a prije realizacije na siliciju. Što se tiče podrške sa strane operativnih sustava, nove jezgre bit će kompatibilne s nizom Linux distribucija, Zephyr, kao i raznim proprietarnim operativnim sustavima.
Izvor: 3dnews.ru
