Projekt Libre-SOC razvija otvoreni čip s implementacijom hibridne arhitekture poput CDC 6600, gdje su CPU, VPU i GPU instrukcije spojene u jedan ISA kako bi se smanjila veličina i složenost čipa, te je postigao fazu prijenosa u proizvodnju prvog testnog uzorka. Prvotno se projekt razvijao pod imenom Libre RISC-V, ali je preimenovan u Libre-SOC nakon odluke da se RISC-V zamjeni korištenjem arhitekture skupa instrukcija (ISA) OpenPOWER 3.0.
Projekt ima za cilj kreirati potpuno otvoreni sustav na čipu (SoC) bez potrebe za licencnim naknadama, koji se može koristiti u jednopločnim računalima, netbookovima i raznim prijenosnim uređajima. Osim uobičajenih instrukcija CPU-a i registara opće namjene, Libre-SOC u jednom funkcionalnom bloku procesora pruža mogućnosti za izvršavanje vektorskih operacija i specijaliziranih izračuna, karakterističnih za VPU i GPU. Čip koristi arhitekturu skupa instrukcija OpenPOWER, proširenje Simple-V s instrukcijama za vektorizaciju i paralelnu obradu podataka, kao i specijalizirane instrukcije za konverziju u ARGB te izvođenje tipičnih 3D operacija.
GPU instrukcije su usmjerene na korištenje s grafičkim API Vulkan, dok je VPU fokusiran na ubrzanje konverzije YUV-RGB i dekodiranja formata MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis i Opus. Za Mesa se razvija slobodni drajver koji iskorištava mogućnosti Libre-SOC za pružanje hardverski ubrzane programske realizacije grafičkog API Vulkan. Na primjer, Vulkan šejderi mogu biti prevodeni pomoću JIT motora za izvršavanje s dostupnim specijaliziranim instrukcijama u Libre-SOC.
U sljedećem testnom prototipu planira se implementirati proširenje SVP64 (Povećana dužina vektorizacije), koje će omogućiti korištenje Libre-SOC-a kao vektorskog procesora (uz 32 64-bitna registra opće namjene, bit će dostupno 128 registara za vektorske izračune). Prvi prototip uključuje samo jedno jezgro koje radi na frekvenciji od 300 Mhz, ali se unutar dvije godine planira izraditi verzija s 4 jezgre, zatim 8-jezgrena, a u dugoročnom planu i 64-jezgrena.
Prva serija čipa bit će proizvedena u tvrtki TSMC koristeći proces proizvodnje od 180nm. Svi materijali projekta objavljuju se pod slobodnim licencama, uključujući datoteke u GDS-II formatu koje sadrže potpunu topologiju čipa, potrebnu za pokretanje vlastite proizvodnje. Libre-SOC bit će prvi potpuno neovisni čip temeljen na Power arhitekturi, proizveden ne od strane IBM-a. Tijekom razvoja korišten je jezik za opis hardvera nMigen (HDL temeljen na Pythonu, bez korištenja VHDL-a i Verilog-a), biblioteke standardnih ćelija FlexLib iz projekta Chips4Makers i slobodni VLSI alati Coriolis2 za pretvorbu iz HDL-a u GDS-II.
Razvoj Libre-SOC-a financiran je od strane NLnet Foundation, koja je dodijelila 400 tisuća eura za stvaranje potpuno otvorenog čipa u okviru programa za razvoj verifikabilnih i pouzdanih temeljnih tehničkih rješenja. Čip ima dimenzije 5.5×5.9 mm i uključuje 130 tisuća logičkih vrata. Uključuje četiri SRAM modula od 4KB i 300 MHz blok fazne automatske prilagodbe frekvencije (PLL).
Izvor: opennet.ru
