Projekt Libre-SOC, koji razvija otvoreni čip s hibridnom arhitekturom u stilu CDC 6600, u kojem, kako bi se smanjila veličina i složenost čipa, CPU, VPU i GPU instrukcije nisu odvojene i ponuđene u jednom ISA-u , došao je do faze prijenosa prvog probnog uzorka u proizvodnju. Projekt je izvorno razvijen pod imenom Libre RISC-V, ali je preimenovan u Libre-SOC nakon odluke da se RISC-V zamijeni OpenPOWER 3.0 arhitekturom skupa instrukcija (ISA).
Projekt ima za cilj stvoriti potpuni, potpuno otvoreni i besplatni sustav na čipu (SoC) koji se može koristiti u jednopločnim računalima, netbookovima i raznim prijenosnim uređajima. Uz instrukcije specifične za CPU i registre opće namjene, Libre-SOC pruža mogućnosti za izvođenje vektorskih operacija i specijaliziranih izračuna tipičnih za VPU i GPU u funkcionalnom bloku jednog procesora. Čip koristi arhitekturu skupa instrukcija OpenPOWER, proširenje Simple-V s uputama za vektorizaciju i paralelnu obradu podataka, kao i specijalizirane instrukcije za ARGB konverziju i uobičajene 3D operacije.
GPU upute usmjerene su na korištenje s Vulkan grafičkim API-jem, a VPU na ubrzanje YUV-RGB konverzije i dekodiranja MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis formati i Opus. Za Mesu se razvija besplatni upravljački program koji koristi mogućnosti Libre-SOC-a za pružanje hardverski ubrzane softverske implementacije grafičkog API-ja Vulkan. Na primjer, Vulkan shaderi mogu se prevesti pomoću JIT motora za izvođenje pomoću specijaliziranih uputa dostupnih u Libre-SOC.
U sljedećem testnom prototipu planiraju implementirati SVP64 (Variable-length Vectorisation) ekstenziju, omogućujući da se Libre-SOC koristi kao vektorski procesor (uz 32 64-bitna registra opće namjene, bit će osigurano 128 registara za vektorske proračune). Prvi prototip uključuje samo jednu jezgru koja radi na 300 MHz, no u roku od dvije godine planira se izdati verzija s 4 jezgre, zatim verzija s 8 jezgri, a dugoročno i verzija sa 64 jezgre.
Prvu seriju čipa proizvest će TSMC koristeći 180nm procesnu tehnologiju. Svi razvoji projekta distribuiraju se pod besplatnim licencama, uključujući datoteke u GDS-II formatu s opisom kompletne topologije čipa, dovoljne za pokretanje vlastite proizvodnje. Libre-SOC bit će prvi potpuno neovisni čip temeljen na Power arhitekturi kojeg ne proizvodi IBM. Za razvoj je korišten jezik za opis hardvera nMigen (HDL temeljen na Pythonu, bez korištenja VHDL-a i Veriloga), standardne biblioteke ćelija FlexLib iz projekta Chips4Makers i besplatni Coriolis2 VLSI alat za pretvorbu iz HDL-a u GDS-II.
Razvoj Libre-SOC-a financirala je Zaklada NLnet koja je izdvojila 400 tisuća eura za izradu potpuno otvorenog čipa u sklopu programa za stvaranje provjerljivih i pouzdanih temeljnih tehničkih rješenja. Čip je veličine 5.5x5.9 mm i uključuje 130 tisuća logičkih vrata. Sastoji se od četiri 4KB SRAM modula i jedinice s fazno zaključanom petljom (PLL) od 300 MHz.
Izvor: opennet.ru