Kao što znate, kustos PCI Express sučelja, međuindustrijska grupa PCI-SIG, u žurbi je nadoknaditi dugo zaostajanje u rasporedu u donošenju na tržište nove verzije PCI Express sabirnice koristeći specifikacije verzije 5.0. Ovo je odobrilo konačnu verziju specifikacija PCIe 5.0 , au novoj godini bi se na tržištu trebali pojaviti uređaji s podrškom za ažuriranu sabirnicu. Podsjetimo, u usporedbi s PCIe 4.0, brzina prijenosa duž PCIe 5.0 linije će se udvostručiti na 32 gigatransakcije u sekundi (32 GT/s).
Specifikacije su specifikacije, ali za praktičnu implementaciju novog sučelja potrebni su radni silikon i blokovi za licenciranje programerima kontrolera trećih strana. Jedna od tih odluka jučer i danas na konferenciji u Taipeiju tvrtke Astera Labs, Synopsys i Intel. Tvrdi se da je ovo prvo cjelovito rješenje koje je u potpunosti spremno za implementaciju u proizvodnju i za licenciranje.
Platforma prikazana u Tajvanu koristi Intelov predprodukcijski čip, kontroler Synopsys DesignWare i fizički sloj PCIe 5.0 tvrtke, koji se može kupiti pod licencom, kao i retimere od Astera Labs. Retimeri su čipovi koji vraćaju cjelovitost taktnih impulsa u prisutnosti smetnji ili u slučaju slabog signala.
Kao što možete zamisliti, kako se brzina prijenosa podataka na jednoj liniji povećava, integritet signala ima tendenciju pada kako se komunikacijske linije produžuju. Na primjer, prema specifikacijama za liniju PCIe 4.0, domet prijenosa bez korištenja konektora na liniji je samo 30 cm. Za liniju PCIe 5.0 ta će udaljenost biti još kraća, a čak i na takvoj udaljenosti potrebno je uključiti retimeri u krugu regulatora. Astera Labs uspjela je razviti retimere koji mogu raditi iu PCIe 4.0 sučelju i kao dio PCIe 5.0 sučelja, što je demonstrirano na konferenciji.
Izvor: 3dnews.ru