Malo ljudi zna da je ARC procesorska arhitektura jedna od najčešćih arhitektura uz ARM, MIPS i x86. Razvijena 1980-ih, ARC arhitektura koristi se u raznim mikrokontrolerima za širok raspon visokotehnoloških proizvoda, a svake godine otprilike uređaja.
Nedavno je Synopsys Corporation najavio novu generaciju 32- i 64-bitnih ARC procesorskih jezgri, koje obećavaju utrostručenje performansi u usporedbi sa svojim prethodnicima, a također će omogućiti izgradnju sustava na čipu s 12 jezgri. Stoga će nove jezgre omogućiti Synopsysu da se natječe s ARM-om u nizu novih područja.
"Ugrađene aplikacije kao što su SSD kontroleri ili umrežavanje postaju sve složenije, zahtijevaju značajna povećanja performansi uz ograničenu snagu i veličinu", rekao je John Koeter, viši potpredsjednik marketinga i strategije intelektualnog vlasništva u Synopsysu. "S izdavanjem nove ARCv3 arhitekture i ARC HS5x i HS6x jezgri, programeri će moći zadovoljiti sve veće zahtjeve performansi svojih SoC-ova danas i u budućnosti."
Nove obitelji Synopsys DesignWare ARC procesora uključuju 32-bitne jezgre i 64-bitne jezgre . Novonajavljeni procesori namijenjeni su širokom rasponu aplikacija kao što su kontroleri solid-state pogona (SSD), mrežni kontroleri, autopiloti vozila, automobilski infotainment sustavi i mnogi drugi. Uzimajući u obzir sve veće zahtjeve za RAM-om, 64-bitni ARC HD6x omogućit će vam stvaranje sustava s 4,5 PB DRAM-a, dok će se uređaji temeljeni na ARC HD5x morati ograničiti na manje količine. Međutim, stvarne količine podržanog RAM-a najvjerojatnije će biti diktirane korištenim operativnim sustavom, a vidljive prednosti 64-bitnih CPU-a bit će diktirane širim cjevovodom i većom datotekom registra.
Što se tiče arhitektura DesignWare ARC HS5x i DesignWare ARC HS6x, one podržavaju ARCv3 set instrukcija, koje se mogu proširiti APEX (ARC Processor EXtensions) instrukcijama ako neki od klijenata treba nešto specifično. Uz to, ARC HS57D opremljen je ARCv3DSP digitalnim procesorom signala s podrškom za 150 naredbi. Nove jezgre imaju dubinu cjevovoda od 10 stupnjeva, mogu izvršiti dvije instrukcije po taktu, a također su opremljene 128-bitnom jedinicom s pomičnim zarezom. Istodobno, najnaprednije verzije kernela podržavaju predmemoriju druge razine (L2) veličine do 16 MB.
Govoreći o performansama, Synopsys tvrdi 3 DMIPS po MHz u cjelobrojnim izračunima, kao i 5,1 CoreMark po MHz, što je vrlo dobro za minijaturne jezgre s minimalnom potrošnjom energije. Dakle, 3 DMIPS-a po MHz je više nego kod relativno snažnih procesora , dok je 5,1 CoreMark po MHz viši od bilo kojeg
|
Procesorske jezgre Synopsys DesignWare ARC HS5x i HS6x |
|||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Skup naredbi | ARCv3 | ||||
| APEX upute | Podržano | ||||
| Dubina bita | 32-bitni | 64-bitni | |||
| Upute po ciklusu | 2 | ||||
| Dužina transportera | 10 koraka | ||||
| DSP | - | ARCv3DSP 150 uputa |
- | - | - |
| FPU točnost | FP16, FP32, FP64 | ||||
| Klaster procesora | 12 jezgri | ||||
| Akceleratori po klasteru | 16 pojačivača | ||||
| L1 | Predmemorija uputa + predmemorija podataka | ||||
| L2 | - | - | 16 MB | - | 16 MB |
| Maksimalni kapacitet memorije | 64 GB (ovisno o OS-u) | 4,5 petabajta | |||
| Frekvencija (pri t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS po jezgri / 3 DMIPS po MHz | ||||
| CoreMark | 9180 CoreMark po jezgri / 5,1 CoreMark po MHz | ||||
Jedna od ključnih značajki nove obitelji DesignWare ARC HS5x i DesignWare ARC HS6x je mogućnost stvaranja sustava na čipu (SoC) s 12 procesorskih jezgri opće namjene i 16 specijaliziranih akceleratora. Svaka jezgra/akcelerator u takvom procesoru radi na vlastitoj brzini takta i koristi vlastiti energetski podsustav za maksimalnu energetsku učinkovitost. Zajedno s novim jezgrama, Synopsys nudi i koherentnu vezu s predmemorijom na čipu s brzinom prijenosa podataka od 800 GB/s.
Ovakav SoC temeljen na ARC arhitekturi danas nije baš uobičajen, ali uzimajući u obzir obećavajuće procesore za sustave autopilota, pohranu podataka, kontrolu protoka podataka, više jezgri i razne vrste akceleratora itekako će dobro doći. Potonje će omogućiti Synopsysu da se natječe s ARM jezgrama za prostor u SoC-u za ove aplikacije, što se dosad nije dogodilo. Tako se proizvođač SSD-ova Starblaze već zainteresirao za DesignWare ARC HS5x i DesignWare ARC HS6x jezgre.
"Programeri ugrađenih visokoučinkovitih sustava stalno se suočavaju s novim izazovima u postizanju visokih performansi s velikim količinama memorije i ograničenjima u potrošnji energije i veličini", rekao je Bruce Cheng, glavni znanstvenik u Starblazeu. “Višejezgrene mogućnosti Synopsysovih novih 32-bitnih ARC HS5x i 64-bitnih HS6x procesora omogućit će nam postizanje novih razina energetske učinkovitosti koje ne nude drugi procesori koji su trenutno na tržištu.”
Synopsys će početi nuditi ARC jezgre HS56, HS57D, HS58, HS66, HS68, kao i njihove višeprocesorske verzije HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, počevši od trećeg kvartala 2020. Osim toga, tvrtka će ponuditi ARC MetaWare Development Toolkit za stvaranje čipova temeljenih na ovim jezgrama, kao i simulator i verifikator za provjeru funkcionalnosti SoC-a prije implementacije u silicij. Što se tiče podrške operativnih sustava, nove jezgre bit će kompatibilne s brojnim Linux distribucijama, Zephyrom, kao i raznim vrstama vlasničkih operativnih sustava.
Izvor: 3dnews.ru