Industrija ide punom brzinom prema praktičnoj implementaciji sljedećeg PCI Express sučelja. Ovaj put u verziji 5.0 s brzinom prijenosa od 32 gigatransakcije u sekundi po retku. Toliko je dugo bio u zastoju tijekom prijelaza na sabirnicu PCIe 4.0 da sada, samo godinu dana nakon objavljivanja konačnih specifikacija PCIe 5.0, želi ući u komercijalni prostor. Zašto tolika žurba? Pristaše tvrde da je daljnji razvoj AI i IoT nemoguć bez udvostručenja ili čak većeg proširenja propusnosti između procesora i akceleratora.
Nedavno smo vam rekli da su Astera Labs, Synopsys i Intel na specijaliziranoj konferenciji u Taipeiju Prvo sveobuhvatno rješenje za pripremu za izdavanje PCIe 5.0 proizvoda. U demonstraciji je korištena kombinacija Intelovog kontrolera, Synopsys fizičkog sloja i Astera Labs retimera. Dobivanje svega ovoga od jednog programera (iako, očito, bez retimera koji vraćaju integritet signala) postalo je moguće zahvaljujući naporima poznate tvrtke Rambus.
Rambus je poznat ne samo po svojim svađama u svijetu patentnog prava oko dizajna sučelja, već i po dizajnu signalnih struktura za memorijske kontrolere i sabirnice podataka. U novije vrijeme Rambus radno rješenje za stvaranje GDDR6 memorijskih kontrolera s propusnošću od 18 Gbit/s po liniji. A danas Rambus skup rješenja za izdavanje proizvoda s PCIe 5.0 sučeljem.
Komplet se može odmah licencirati od strane onih koji ga žele kupiti kao cjelinu ili pojedinačno za integraciju u proizvode trećih strana koristeći PCI Express 5.0 sabirnicu. Komplet uključuje PCIe 5.0 kontroler koji je razvila tvrtka koju je nedavno kupio Rambus i vlasnički Rambus fizički sloj (PHY) za PCIe 5.0 sučelje. Komplet jamči kompatibilnost s prethodnim PCIe specifikacijama i optimiziran je za proizvodnju kao dio SoC-ova i kontrolera koji koriste 7nm procesnu tehnologiju i FinFET tranzistore.
Rambus, kao vlasnik i dobavljač jedinstvenog rješenja, jamči sveobuhvatnu podršku programerima i obećava najbrže vrijeme izlaska na tržište za proizvode koji podržavaju PCIe 5.0 sabirnicu. Konačno, Rambus izvještava da je predstavljeni fizički sloj potpuno kompatibilan i da se može koristiti za najnovije međuprocesorsko sučelje , a to je ulazak u operativni prostor u niši superračunala.
Izvor: 3dnews.ru