Samsung u potpunosti iskorištava svoju pionirsku prednost u poluvodičkoj litografiji koristeći EUV skenere. Dok se TSMC priprema za početak korištenja 13,5 nm skenera u lipnju, prilagođavajući ih za proizvodnju čipova u drugoj generaciji 7 nm procesa, Samsung roni dublje i o završetku razvoja tehničkog procesa s 5 nm standardima dizajna. Štoviše, južnokorejski div je najavio početak primanja narudžbi za proizvodnju 5-nm rješenja za proizvodnju multi-design wafera. To znači da je Samsung spreman prihvatiti dizajne digitalnih čipova s 5 nm standardima i proizvesti pilot serije radnog 5 nm silicija.
Činjenica da je Samsung zadržao interoperabilnost između elemenata dizajna (IP), alata za dizajn i alata za inspekciju pomogla je tvrtki da brzo prijeđe s ponude 7nm procesne tehnologije s EUV na proizvodnju 5nm rješenja također s EUV. Između ostalog, to znači da će klijenti tvrtke uštedjeti novac na kupnji alata za dizajn, testiranja i gotovih IP blokova. PDK-ovi za dizajn, metodologiju (DM, design methodologies) i EDA platforme za automatizirani dizajn postali su dostupni kao dio razvoja čipova za Samsungove 7-nm standarde s EUV u četvrtom kvartalu prošle godine. Svi ovi alati osigurat će razvoj digitalnih projekata i za 5 nm procesnu tehnologiju s FinFET tranzistorima.
U usporedbi sa 7nm procesom koji koristi EUV skenere, koje tvrtka prošle godine će 5 nm procesna tehnologija omogućiti 25% povećanje učinkovitosti korištenja površine čipa (Samsung izbjegava izravne izjave o smanjenju veličine površine čipa za 25%, što mu ostavlja prostora za manevriranje brojkama). Također, prijelaz na 5-nm proces će ili smanjiti potrošnju čipova za 20% ili povećati performanse rješenja za 10%. Još jedan bonus bit će smanjenje broja fotomaski koje su potrebne za proizvodnju poluvodiča.
Samsung proizvodi proizvode pomoću EUV skenera u tvornici S3 u Hwaseongu. U drugoj polovici ove godine tvrtka će dovršiti izgradnju novog pogona uz Fab S3, koji će sljedeće godine biti spreman za proizvodnju čipova pomoću EUV procesa.
Izvor: 3dnews.ru