{"id":111428,"date":"2023-11-11T03:10:14","date_gmt":"2023-11-11T01:10:14","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2023-11-11T03:10:14","modified_gmt":"2023-11-11T01:10:14","slug":"dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/hr\/blog\/news\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Dostupan je Vortex 2.0, otvoreni GPGPU temeljen na RISC-V arhitekturi","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Objavljena je druga verzija projekta Vortex, koji razvija otvoreni GPGPU temeljen na arhitekturi skupa instrukcija RISC-V, namijenjen paralelnim izra\u010dunima kori\u0161tenjem OpenCL API-a i SIMT (Single Instruction, Multiple Threads) modela izvr\u0161avanja. Projekt se tako\u0111er mo\u017ee koristiti za istra\u017eivanje u podru\u010dju 3D grafike i razvoj novih GPU arhitektura. \u0160eme, opisi hardverskih modula na Verilog jeziku, simulator, drajveri i druga prate\u0107a projektna dokumentacija dostupni su pod Apache 2.0 licencom. <\/p>\n
Osnova GPGPU-a je standardni ISA RISC-V, pro\u0161iren nekim dodatnim instrukcijama potrebnim za podr\u0161ku GPU funkcijama i upravljanje tokom. Pri tome su promjene u arhitekturi skupa instrukcija RISC-V svedene na minimum, a gdje je to mogu\u0107e koriste se ve\u0107 postoje\u0107e vektorske instrukcije. Sli\u010dan pristup se primenjuje u projektu RV64X, koji tako\u0111er razvija otvoreni GPU zasnovan na RISC-V tehnologijama. <\/p>\n
<\/center> <\/p>\n
Za grafiku na tehnologijama Vortex razvija se otvoreni GPU Skybox, koji podr\u017eava grafi\u010dki API Vulkan. Prototip Skybox, izra\u0111en na bazi FPGA Altera Stratix 10 i uklju\u010duje 32 jezgre (512 niti), omogu\u0107io je postizanje performansi punjenja od 3,7 gigapikseli u sekundi (29,4 gigatransakcija u sekundi) pri brzini od 230 MHz. Isti\u010de se da je ovo prvi otvoreni GPU s programskom i hardverskom realizacijom koja podr\u017eava Vulkan. <\/p>\n
Glavne zna\u010dajke Vortexa: <\/p>\n
\n
Podr\u0161ka za 32- i 64-bitne arhitekture skupa instrukcija RISC-V RV32IMF i RV64IMAFD. <\/li>\n
Prilagodiv broj jezgri, blokova zadataka (warps) i niti.\n
Prilagodiv broj ALU, FPU, LSU i SFU za svako jezgro.\n
Opcionalna deljena memorija i ke\u0161evi nivoa L1, L2 i L3.\n
Podr\u0161ka za OpenCL 1.2 specifikaciju.\n
Mogu\u0107nost implementacije na FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 i Xilinx Versal VCK5000.\n
Pro\u0161irene upute: \u00abtex\u00bb za ubrzanje obrade tekstura, vx_rast za upravljanje rasterizacijom, vx_rop za obradu fragmenata, dubina i prozirnost, vx_imadd za izvo\u0111enje operacije \u00abpomno\u017ei i zbroji\u00bb, vx_wspawn, vx_tmc i vx_bar za aktiviranje prednjih uputa i tokova u njima (wavefront, skup nit, paralelno izvr\u0161avanje SIMD engine-a), vx_split i vx_join.\n
Podr\u0161ka za me\u0111ureprezentaciju sen\u010dera SPIR-V ostvarena je kroz prevo\u0111enje u OpenCL.\n
Za razvoj aplikacija nudi se alatni set, uklju\u010duju\u0107i prilago\u0111ene verzije PoCL (kompajler i runtime OpenCL), LLVM\/Clang, GCC i Binutils.\n
Podr\u017eava simulaciju rada \u010dipa koriste\u0107i Verilator (Verilog simulator), RTLSIM (RTL simulacija) i SimX (softverska simulacija). <\/ul>\n
Izme\u0111u promjena u verziji Vortex 2.0: <\/p>\n
\n
Optimizacija mikroarhitekture je izvr\u0161ena.\n
Dodana podr\u0161ka za 64-bitnu arhitekturu skupa instrukcija RISC-V RV64IMAFD.\n
Omogu\u0107ena implementacija na temelju FPGA Xilinx.\n
Dodana podr\u0161ka za LLVM 16 i Ubuntu 20.04.\n
Provedena je refaktorizacija i ispravke nedostataka uo\u010dene tijekom ocjene kvalitete. <\/ul>\n
![\"Dostupan](\"\/wp-content\/uploads\/2023\/11\/200fcfdbad5e085ae5e1b154b75b1210.png\")
<\/center> <\/p>\n