{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/hr\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"Linux Foundation \u0107e se pozabaviti open source \u010dipovima","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Linux Foundation je otvorila novu granu - CHIPS Alliance. U okviru ovog projekta organizacija \u0107e razvijati otvoreni sustav komandi RISC-V i tehnologije za stvaranje procesora temeljenih na njemu. Detaljnije \u0107emo objasniti \u0161to se doga\u0111a u ovoj oblasti.<\/p>\n

\"Linux<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Za\u0161to je nastala CHIPS Alliance<\/h2>\n

\nZakpatchovi koji \u0161tite od Meltdown i Spectre, u nekim slu\u010dajevima smanjuju performanse<\/a><\/noindex> servera za 50%. Ipak, nove varijante ranjivosti koje su povezane sa spekulativnim izvr\u0161avanjem komandi i dalje se pojavljuju. O jednoj od njih bilo je poznato po\u010detkom o\u017eujka<\/a><\/noindex> - stru\u010dnjaci za IB nazvali su je Spoiler. Ova situacija uti\u010de na diskusija<\/a><\/noindex> potrebu za preispitivanjem postoje\u0107ih hardverskih rje\u0161enja i pristupa njihovom razvoju. Konkretno, Intel ve\u0107 priprema<\/a><\/noindex> novu arhitekturu za svoje procesore, koja ne\u0107e biti podlo\u017ena Meltdown i Spectre.<\/p>\n

Nisu ostali po strani ni u Linux Foundation. Organizacija je pokrenula vlastitu inicijativu - CHIPS Alliance - \u010diji \u0107e \u010dlanovi raditi na razvoju procesora temeljenih na RISC-V.<\/p>\n

Koje projekte ve\u0107 razvijaju<\/h2>\n

<\/p>\n

Na popisu \u010dlanova CHIPS Alliance su Google, Western Digital (WD) i SiFive. Svaka od njih predstavila je svoje vlastite razvojne projekte. O nekima od njih \u0107emo govoriti.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nIT div je prenio open source platformu za testiranje procesora temeljenih na RISC-V. Rje\u0161enje nasumi\u010dno generira<\/a><\/noindex> komande koje omogu\u0107uju<\/a><\/noindex> provjeravaju ispravnost ure\u0111aja: testiraju procese prelaza, stog poziva, CSR<\/a><\/noindex>- registre i dr.<\/p>\n

Na primjer, evo kako izgleda klasa<\/a><\/noindex>, koja je zadu\u017eena za izvo\u0111enje jednostavnog testa aritmeti\u010dkih instrukcija:<\/p>\n

class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n  `uvm_component_utils(riscv_arithmetic_basic_test)\n  `uvm_component_new\n\n  virtual function void randomize_cfg();\n    cfg.instr_cnt = 10000;\n    cfg.num_of_sub_program = 0;\n    cfg.no_fence = 1;\n    cfg.no_data_page = 1'b1;\n    cfg.no_branch_jump = 1'b1;\n    `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n                                   init_privileged_mode == MACHINE_MODE;\n                                   max_nested_loop == 0;)\n    `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n                    cfg.sprint()), UVM_LOW)\n  endfunction\n\nendclass\n<\/code><\/pre>\n
\nPo rije\u010dima<\/a><\/noindex> razvojni tim, platforma se razlikuje od sli\u010dnih po tome \u0161to omogu\u0107uje postupnu provjeru svih komponenti \u010dipa, uklju\u010duju\u0107i memorijski blok.<\/p>\n
OmniXtend protokol<\/h5>\n
\nOvo je mre\u017eni protokol od WD, koji osigurava koherentnost ke\u0161a prilikom prenosa podataka preko Ethernet-a. OmniXtend<\/a><\/noindex> omogu\u0107uje izravnu komunikaciju s procesorskom memorijom i koristi se za povezivanje razli\u010ditih vrsta ubrziva\u010da: GPU ili FPGA. Tako\u0111er je prikladan za izradu sustava temeljenih na vi\u0161e RISC-V \u010dipova.<\/p>\n
Protokol ve\u0107 podr\u017eavaju SweRV \u010dipovi<\/a><\/noindex>, usmjereni na obradu podataka u podatkovnim centrima. SweRV je 32-bitni dvocijevni superskalarnu procesor izgra\u0111en u tehnologiji od 28 nanometara. Svaka cijev ima devet razina, \u0161to omogu\u0107uje u\u010ditavanje i izvr\u0161avanje vi\u0161e naredbi istovremeno. Ure\u0111aj radi na frekvenciji od 1,8 GHz.<\/p>\n
Rocket Chip generator<\/h5>\n
\nrje\u0161enje tvrtke SiFive, koju su osnovali razviva\u010di RISC-V tehnologije. Rocket Chip<\/a><\/noindex> je generator RISC-V procesorskih jezgri napisan u jeziku Chisel. On predstavlja<\/a><\/noindex> je skup parametriziranih knji\u017enica koje se koriste za izradu SoC<\/a><\/noindex>.<\/p>\n
\u0160to se ti\u010de Chisel<\/a><\/noindex>, je jezik za opis hardvera temeljen na Scali. Generira nisko razine koda u Verilogu koji je prikladan<\/a><\/noindex> za obradu na ASIC i FPGA. Tako omogu\u0107uje kori\u0161tenje OOP principa u razvoju RTL<\/a><\/noindex>.<\/p>\n
Perspektive saveza<\/h2>\n
\nStru\u010dnjaci ka\u017eu da \u0107e inicijativa Linux Foundation u\u010diniti tr\u017ei\u0161te procesora demokrati\u010dnijim i otvorenijim za nove igra\u010de. U IDC-u napominju<\/a><\/noindex>, rast popularnosti takvih projekata pozitivno \u0107e utjecati na razvoj tehnologija strojno u\u010denja i AI sustava u cjelini.<\/p>\n
\"Linux
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Razvoj open source procesora tako\u0111er \u0107e omogu\u0107iti smanjenje tro\u0161kova projektiranja prilago\u0111enih \u010dipova. Me\u0111utim, to \u0107e se dogoditi samo ako zajednici Linux Foundation uspije privu\u0107i dovoljan broj developera.<\/p>\n
Sli\u010dni projekti<\/h2>\n
\nRazvoj projekata povezanih s otvorenim hardverom tako\u0111er provode druge organizacije. Primjer mo\u017ee biti konzorcij CXL, koji je sredinom o\u017eujka predstavio standard Compute Express Link. Tehnologija je ekvivalent OmniXtendu i tako\u0111er povezuje CPU, GPU, FPGA. Za razmjenu podataka standard koristi PCIe 5.0 sabirnicu.<\/p>\n
Jo\u0161 jedan projekt koji se bavi razvojem procesorskih tehnologija jest MIPS Open, koji je nastao u prosincu 2018. godine. Inicijativu je osnovao startup Wave Computing. Razviva\u010di planiraju otvoriti<\/a><\/noindex> pristup posljednjim 32- i 64-bitnim skupovima instrukcija MIPS za IT zajednicu. Po\u010detak projekta o\u010dekuje se<\/a><\/noindex> o\u010dekuje se u narednim mjesecima.<\/p>\n
Open source pristup postaje uobi\u010dajen ne samo za softver, ve\u0107 i za hardver. Sli\u010dne projekte podr\u017eavaju velike kompanije. Stoga mo\u017eemo o\u010dekivati da \u0107e se u bliskoj budu\u0107nosti na tr\u017ei\u0161tu pojaviti vi\u0161e ure\u0111aja koji se temelje na otvorenim hardverskim standardima.<\/p>\n
\nNovi postovi iz na\u0161eg korporativnog bloga:<\/p>\n