Pwojè VeriGPU a gen pou objaktif pou kreye yon GPU louvri ki devlope nan deskripsyon sistèm elektwonik Verilog ak langaj modèl. Okòmansman, pwojè a ap devlope lè l sèvi avèk similatè Verilog la, men apre yo fin pote li nan preparasyon, li ka itilize yo pwodwi bato reyèl. Devlopman pwojè yo distribye anba lisans MIT.
VeriGPU a pozisyone kòm yon Inite Pwosesis Espesifik Aplikasyon (ASIC) optimize pou akselere kalkil ki gen rapò ak sistèm aprantisaj machin. Plan yo mansyone bay konpatibilite ak kad aprantisaj machin gwo twou san fon PyTorch ak posibilite pou devlope aplikasyon pou VeriGPU lè l sèvi avèk API HIP (Heterogeneous-Compute Interface). Nan lavni an, ajoute sipò pou lòt API, tankou SYCL ak NVIDIA CUDA, pa eskli.
GPU a evolye ki baze sou seri enstriksyon RISC-V la, men achitekti entèn ki kapab lakòz seri enstriksyon GPU a mal konpatib ak RISC-V ISA, depi nan sitiyasyon kote konsepsyon GPU a pa anfòm nan reprezantasyon RISC-V. , travay la pou kenbe konpatibilite ak RISC-V pa fikse. . Devlopman an konsantre sou kapasite ki nesesè pou sistèm aprantisaj machin, se poutèt sa, diminye gwosè a ak konpleksite nan matris la chip, se sèlman fòma pwen k ap flote BF16 yo itilize, epi sèlman operasyon pwen k ap flote ki nan demann pou aprantisaj machin, tankou exp, log, tanh ak sqrt, ki disponib.
Nan eleman ki deja disponib yo, kontwolè GPU, APU (Inite Pwosesis Akselere) pou operasyon nonb antye relatif ("+", "-", "/", "*"), blòk pou operasyon pwen k ap flote ("+", "*" ) ak yon inite branch. Pou kreye aplikasyon, yo ofri yon asanblaj ak sipò pou konpile kòd C++ ki baze sou LLVM. Nan karakteristik yo te planifye, ekzekisyon paralèl nan enstriksyon, kachèt nan done ak memwa enstriksyon, operasyon SIMT (Single enstriksyon fil miltip) kanpe deyò.
Sous: opennet.ru