Batay la pou kliyan an ap fòse manifaktirè semi-conducteurs kontra yo avanse pi pre konsèpteur yo. Yon opsyon pou pèmèt kliyan soti toupatou nan mond lan benefisye de zouti EDA sètifye ak tout dènye chanjman yo se deplwaye sèvis nan nwaj piblik yo. Dènyèman, siksè apwòch sa a te demontre pa yon sèvis pou tcheke topoloji nan konsepsyon chip, deplwaye sou platfòm Microsoft Azure pa TSMC. Solisyon an baze sou ansyen lojisyèl Calibre nmDRC Mentor Graphics, an avril 2017 pa Alman Siemens.
Kòm sou AMD, chèk konplè nan topoloji (fizik). Nan istwa konpayi an, 7nm Vega 20 GPU ak 13,2 milya tranzistò te konplete konsepsyon an nan jis 10 èdtan. Dezyèm pas la te pran yon lòt èdtan mwens. De pas nan 19 èdtan nan tès nan nwaj la se yon rezilta ekselan, AMD gen konfyans. Sa a pwouve siksè apwòch sa a ak ouvè nouvo opòtinite pou konsèpteur: nouvo pwodwi yo pral kapab parèt sou mache a pi vit ak pi bon aplikasyon.
Li enteresan sonje ke AMD Vega 20 GPU te teste sou yon platfòm aleka sou AMD EPYC 7000 seri processeurs. Lojisyèl Calibre nmDRC te deplwaye sou 4410 nwayo oswa 69 machin vityèl (ak pi gwo bandwidth memwa). Pou travay memwa masiv tankou tcheke topoloji processeur a, sa a trè enpòtan.
Devlopè lojisyèl Calibre nmDRC te kontribye tou nan siksè antrepriz la. Lojisyèl ajou a mande 50% mwens memwa pou fè menm travay verifikasyon topoloji yo. Platfòm EPYC AMD a, konpayi an di, delivre 33% plis Pleasant pase òf Intel yo. An patikilye, Azure ofri vitès memwa ki rive jiska 263 GB / s, ak machin vityèl HB bay jiska 80% plis debi pase platfòm nwaj konpetisyon yo.
Sous: 3dnews.ru