Jodi a Samsung Electronics sou plan pou devlopman nan pwosesis teknik pou pwodiksyon an nan semi-conducteurs. Konpayi an konsidere kreyasyon pwojè dijital chips eksperimantal 3-nm ki baze sou tranzistò MBCFET patante yo kòm reyalizasyon prensipal aktyèl la. Sa yo se tranzistò ak plizyè chanèl nanopaj orizontal nan pòtay vètikal FET (Multi-Bridge-Channel FET).
Kòm yon pati nan yon alyans ak IBM, Samsung devlope yon teknoloji yon ti kras diferan pou pwodiksyon an nan tranzistò ak chanèl konplètman antoure pa pòtay (GAA oswa Gate-All-Around). Chanèl yo te sipoze fè mens nan fòm nan nanofil. Imedyatman, Samsung te deplase lwen konplo sa a ak patante yon estrikti tranzistò ak chanèl nan fòm lan nanopaj. Estrikti sa a pèmèt ou kontwole karakteristik sa yo nan tranzistò pa manipile tou de kantite paj (chanèl) ak pa ajiste lajè a nan paj yo. Pou teknoloji FET klasik, yon manèv konsa enposib. Pou ogmante pouvwa a nan yon tranzistò FinFET, li nesesè miltipliye kantite najwar FET sou substra a, e sa mande pou zòn. Karakteristik yo nan tranzistò MBCFET la ka chanje nan yon sèl pòtay fizik, pou ki ou bezwen mete lajè a nan chanèl yo ak nimewo yo.
Disponiblite yon konsepsyon dijital (tepe soti) nan yon chip pwototip pou pwodiksyon lè l sèvi avèk pwosesis GAA la pèmèt Samsung detèmine limit kapasite yo nan tranzistò MBCFET. Li ta dwe kenbe nan tèt ou ke sa a se toujou done modèl òdinatè ak nouvo pwosesis teknik la ka sèlman jije finalman apre li te lanse nan pwodiksyon an mas. Sepandan, gen yon pwen depa. Konpayi an te di ke tranzisyon an soti nan pwosesis la 7nm (evidamman premye jenerasyon an) nan pwosesis la GAA pral bay yon rediksyon 45% nan zòn mouri ak yon rediksyon 50% nan konsomasyon. Si ou pa ekonomize sou konsomasyon, pwodiktivite ka ogmante pa 35%. Précédemment, Samsung te wè ekonomi ak pwogrè pwodiktivite lè li t ap deplase nan pwosesis 3nm separe pa vigil. Li te tounen soti se swa youn oswa lòt la.
Konpayi an konsidere preparasyon yon platfòm nwaj piblik pou devlopè chip endepandan ak konpayi fabless kòm yon pwen enpòtan nan popilarize teknoloji pwosesis 3nm. Samsung pa t kache anviwònman devlopman, verifikasyon pwojè ak bibliyotèk sou serveurs pwodiksyon an. Platfòm SAFE (Samsung Advanced Foundry Ecosystem Cloud) ap disponib pou konsèpteur atravè mond lan. Platfòm nwaj SAFE a te kreye ak patisipasyon gwo sèvis nwaj piblik tankou Amazon Web Services (AWS) ak Microsoft Azure. Devlopè sistèm konsepsyon nan Cadence ak Synopsys te bay zouti konsepsyon yo nan SAFE. Sa a pwomèt fè li pi fasil ak pi bon mache yo kreye nouvo solisyon pou pwosesis Samsung.
Retounen nan teknoloji pwosesis 3nm Samsung a, ann ajoute ke konpayi an prezante premye vèsyon an nan pake devlopman chip li yo - 3nm GAE PDK Version 0.1. Avèk èd li, ou ka kòmanse desine solisyon 3nm jodi a, oswa omwen prepare yo satisfè pwosesis Samsung sa a lè li vin gaye toupatou.
Samsung anonse plan lavni li yo jan sa a. Nan dezyèm mwatye ane sa a, yo pral lanse pwodiksyon an mas chips lè l sèvi avèk pwosesis 6nm. An menm tan an, devlopman teknoloji pwosesis 4nm yo pral fini. Devlopman premye pwodwi Samsung lè l sèvi avèk pwosesis 5nm yo pral konplete sezon otòn sa a, ak pwodiksyon lanse nan premye mwatye ane pwochèn. Epitou, nan fen ane sa a, Samsung pral konplete devlopman teknoloji pwosesis 18FDS (18 nm sou wafers FD-SOI) ak chips eMRAM 1-Gbit. Teknoloji pwosesis soti nan 7 nm a 3 nm pral sèvi ak eskanè EUV ak ogmante entansite, fè chak nanomèt konte. Pli lwen sou wout la desann, chak etap yo pral pran ak yon batay.
Sous: 3dnews.ru