Elérhető a CoreBoot 4.22 projekt kiadása, amely a szabad alternatíva kifejlesztésére irányul a zárt forráskódú firmware-ek és BIOS-ok helyett. A projekt forráskódját GPLv2 licenc alatt terjesztik. Az új verzió elkészítésében 135 fejlesztő vett részt, akik 977 módosítást készítettek. Megjegyzendő, hogy a következő kiadástól kezdve a projekt új verzióelnevezési sémára tér át, amely a dátumot használja (év.hónap.frissítés), például 2024 februárjában a 4.23 verzió helyett a 24.02.00 kiadást alakítják ki.
Főbb változások:
- Hozzáadva az AMD openSIL (Open-Source Silicon Initialization Library) platform kezdeti implementációja, amely a firmware-ek létrehozását egyszerűsítő komponenseket fejleszti.
- Támogatás került hozzáadásra 17 alaplaphoz. Az 11 hozzáadott lapot Chrome OS-t futtató eszközökön használnak vagy szervereken Google. A Google-hez nem kapcsolódó lapok:
- AMD Onyx
- Intel Meteorlake-P RVP
- Purism Librem 11
- Purism Librem L1UM v2
- Siemens FA EHL
- Supermicro X11SSW-F
- Hozzáadva az AMD Genoa SoC támogatása.
- Az x86 architektúrára a memória inicializálása előtti szakaszokban megvalósult a „.data” szekció támogatása, lehetővé téve a globális változók C nyelvű kódban való használatát. A boot blokk szakaszában az adatok közvetlenül a kód után csatlakoznak, majd a Cache-As-RAM (VMA) koncepciót használva kerülnek a gyorsítótárba.
- X86 rendszerek esetén a ramstage szakaszban és a memória inicializálása előtti szakaszokban támogatás került a CBFS fájlrendszer gyorsítótárához, amelyet a Coreboot komponensek Flash meghajtón való elhelyezésére használnak. A CBFS gyorsítótár lehetővé teszi a CBFS fájlok kicsomagolását a cbfs_map() függvény segítségével anélkül, hogy külön memória területet rezerválnának a fájl számára. A gyorsítótár méretének beállításához a PRERAM_CBFS_CACHE_SIZE és a RAMSTAGE_CBFS_CACHE_SIZE paramétereket javasolták.
- Lehetővé vált a romstage beágyazása a boot blokkba. A romstage boot blokk részeként való biztosítása lehetővé teszi a kód méretének csökkentését 10-20 ezer sorral. Azokban az esetekben, amikor külön romstage biztosítása szükséges, említést nyernek a vboot vagy fallback módú konfigurációk, valamint a betöltő blokk (Intel APL 32K) korlátozott méretű vagy túl lassú betöltő médiával rendelkező eszközök (egyes ARM SoC-k).
- A gfx-hoz hozzáadva egy API a külső képernyő jelenlétének meghatározására Intel chipekkel rendelkező eszközökön.
- A pci_rom-ban megvalósult a VBIOS ellenőrzőösszeg hozzáadásának lehetősége a VFCT táblázat kitöltésekor. Ezt az ellenőrzőösszeget néhány AMD meghajtó ellenőrzi Windows alatt.
- Változások kerültek bevezetésre, amelyek lehetővé teszik a Windows futtatását bizonyos Chromebook eszközökön, Coreboot-tal.
- Az ACPI táblázat generálása megvalósult ARM64 architektúrával rendelkező eszközökhöz.
- Javult az ACPI specifikációkkal való kompatibilitás.
- Az SNB+MRC alaplapokhoz tartozó MRC (Memory Reference Code) beállításokat a DeviceTree struktúrába helyezték át.
- Frissítve lettek a U-Boot és edk2 alapú payload komponensek.
- Frissült a használt eszközkészlet: GMP 6.3.0, binutils 2.41 és MPFR 4.2.1.
- A Git-repozitórium fő ága átnevezésre került "master"-ről "main"-re.
Forrás: opennet.ru
