Az x86 platformarchitektúrában két irányzat alakult ki, amelyek egymást kölcsönösen kiegészítik. Az egyik verzió szerint az integráció felé kell haladni egyetlen kristályban a számítási és vezérlő erőforrások összevonásával. A másik megközelítés a feladatok megosztását hirdeti: a processzor egy hatékony buszra épül, amely perifériás, skálázható ökoszisztémát formál. Ez képezi az Intel C620 rendszerlogikai topológiájának alapját a magas szintű platformok számára.
A korábbi Intel C610 chipkészlettől való lényeges eltérés a processzor és a PCH mikrochiphez tartozó periféria közötti kommunikációs csatorna kibővítése, PCIe linkek felhasználásával együtt a hagyományos DMI busz mellett.
Nézzük meg részletesebben az Intel Lewisburg déli híd újdonságait: milyen evolúciós és forradalmi megközelítések bővítették a folyamatokkal való kommunikációs hatáskörét?
Evolúciós változások a CPU-PCH kommunikációban
Az evolúciós megközelítés keretén belül a CPU és a déli híd közötti fő kommunikációs csatorna, a DMI (Direct Media Interface) busz, támogatja a PCIe x4 Gen3 módot 8,0 GT/S teljesítménnyel. Korábban az Intel C610 PCH esetében a processzor és a rendszerlogika közötti kommunikáció PCIe x4 Gen 2 módban történt 5,0 GT/S sávszélességgel.
Az Intel C610 és C620 rendszerlogika funkcióinak összehasonlítása
Megjegyezzük, hogy ez a rendszer lényegesen konzervatívabb, mint a processzor beépített PCIe portjai, amelyeket általában GPU-k és NVMe tárolók csatlakoztatására használnak, ahol már régóta alkalmazzák a PCIe 3.0-t, és folyamatban van a PCI Express Gen4-re való áttérés.
Forradalmi változások a CPU-PCH kommunikációban
A forradalmi változások közé tartozik az új PCIe kommunikációs csatornák, az Additional Uplinks hozzáadása. Fizikailag ez két PCI Express port, amelyek PCIe x8 Gen3 és PCIe x16 Gen3 módokban működnek, mindkettő 8,0 GT/S sebességgel.
A CPU és az Intel C620 PCH közötti interakcióhoz 3 busz használatos: DMI és két PCI Express port
Miért volt szükség a meglévő kommunikációs topológia felülvizsgálatára az Intel C620 esetében? Először is, a PCH-ben integrálható akár 4 üzemi 10GbE hálózati vezérlő, RDMA funkcióval. Másodszor, a hálózati forgalom titkosításáért és az tárolórendszerrel való kapcsolatokért az Intel QuickAssist Technology (QAT) új és gyorsabb generációs társvégrehajtó készülékek felelnek, amelyek hardveres támogatást nyújtanak a tömörítéshez és titkosításhoz. Végül pedig az „innováció motorja” — , amely csak OEM-gyártók számára lesz elérhető.
Skálázhatóság és rugalmasság
Fontos jellemzője, hogy lehetőség van nemcsak a PCH csatlakozási topológia, hanem a chip belső erőforrásaival való hozzáférés prioritásának opcionális megválasztására is a gyors kapcsolati csatornákkal a központi feldolgozóegység (processzorok) számára. Ezenkívül a speciális EPO (EndPoint Only Mode) üzemmódban a PCH csatlakozása a klasszikus PCI Express eszközként történik, mely 10 GbE és Intel QAT erőforrásokat tartalmaz. Ezzel párhuzamosan a klasszikus DMI interfész, valamint a diagramon fekete színnel látható számos Legacy rendszer le van választva.
Az Intel C620 PCH belső architektúrája
Elméletileg ez lehetővé teszi, hogy a rendszer több mint egy Intel C620 PCH chipet használjon, a 10 GbE és Intel QAT funkcionalitást a teljesítmény követelményei szerint skálázva. A Legacy funkciók, amelyek egyetlen példányban szükségesek, csak az egyik telepített PCH chipnél aktiválhatóak.
Így a végső döntés a dizájnban a platform fejlesztőjére hárul, aki technológiai és marketing tényezők alapján határozza meg a konkrét termékek pozicionálását.
Forrás: habr.com
