Az x86-os platformok architektúrájában két egymást kiegészítő irányzat jelent meg. Az egyik változat szerint a számítási és vezérlési erőforrások egy chipbe történő integrálása felé kell elmozdulnunk. A második megközelítés a felelősségek elosztását segíti elő: a processzort nagy teljesítményű busszal szerelték fel, amely egy perifériás méretezhető ökoszisztémát alkot. Ez képezi az Intel C620 rendszerlogikai topológiájának alapját a magas szintű platformokhoz.
Az alapvető különbség a korábbi Intel C610 lapkakészlethez képest a processzor és a PCH chipben lévő perifériák közötti kommunikációs csatorna kiterjesztése a hagyományos DMI-busz mellett PCIe kapcsolatok használatával.
Nézzük meg közelebbről az Intel Lewisburg déli híd újításait: milyen evolúciós és forradalmi megközelítések bővítették ki a processzorokkal való kommunikációjának lehetőségeit?
Evolúciós változások a CPU-PCH kommunikációban
Az evolúciós megközelítés részeként a CPU és a déli híd közötti fő kommunikációs csatorna, amely a DMI (Direct Media Interface) busz, támogatást kapott a PCIe x4 Gen3 módhoz 8.0 GT/S teljesítménnyel. Korábban az Intel C610 PCH-ban a processzor és a rendszerlogika közötti kommunikáció PCIe x4 Gen 2 módban zajlott 5.0 GT/S sávszélesség mellett.
Az Intel C610 és C620 rendszerlogikai funkcióinak összehasonlítása
Megjegyzendő, hogy ez az alrendszer sokkal konzervatívabb, mint a processzor beépített PCIe portjai, amelyeket általában GPU-k és NVMe meghajtók csatlakoztatására használnak, ahol a PCIe 3.0 már régóta használatos, és a PCI Express Gen4-re való átállást tervezik.
Forradalmi változások a CPU-PCH kommunikációban
A forradalmi változások közé tartozik az új PCIe CPU-PCH kommunikációs csatornák, az úgynevezett Kiegészítő Uplinkek hozzáadása. Fizikailag ez két PCI Express port, amelyek PCIe x8 Gen3 és PCIe x16 Gen3 módban működnek, mindkettő 8.0 GT/S.
A CPU és az Intel C620 PCH közötti interakcióhoz 3 buszt használnak: DMI és két PCI Express portot.
Miért volt szükség az Intel C620 meglévő kommunikációs topológiájának felülvizsgálatára? Először is, akár 4x 10 GbE hálózati vezérlő RDMA funkcionalitással integrálható a PCH-ba. Másodszor, az Intel QuickAssist Technology (QAT) társprocesszorok új és gyorsabb generációja, amelyek hardveres támogatást nyújtanak a tömörítéshez és a titkosításhoz, felelősek a hálózati forgalom titkosításáért és a tároló alrendszerrel való cserékért. És végül az „innováció motorja” - , amely csak az OEM-ek számára lesz elérhető.
Skálázhatóság és rugalmasság
Fontos tulajdonság, hogy nem csak a PCH kapcsolat topológiáját, hanem a chip belső erőforrásainak prioritásait is választhatóan meg lehet választani a központi processzorral (processzorokkal) való nagy sebességű kommunikációs csatornákhoz való hozzáférésben. Ezenkívül a speciális EPO-ban (EndPoint Only Mode) a PCH-kapcsolat egy 10 GbE erőforrást és Intel QAT-ot tartalmazó normál PCI Express eszköz állapotában történik. Ugyanakkor a klasszikus DMI interfész, valamint számos, az ábrán feketével látható Legacy alrendszer le van tiltva.
Az Intel C620 PCH chip belső architektúrája
Elméletileg ez lehetővé teszi egynél több Intel C620 PCH chip használatát egy rendszerben, a 10 GbE és az Intel QAT funkcionalitását a teljesítménykövetelményeknek megfelelően méretezve. Ugyanakkor a csak egyetlen példányban szükséges örökölt funkciók csak az egyik telepített PCH chipen engedélyezhetők.
Tehát a tervezésben a végső szó a platformfejlesztőé lesz, aki mind a technológiai, mind a marketing tényezők alapján jár el, az egyes termékek pozicionálásának megfelelően.
Forrás: will.com