Mint tudjuk, a 3 nm-es technológiai technológiára való átállás egy új tranzisztoros architektúrára való átállással jár együtt. Samsung kifejezéssel például MBCFET (Multi Bridge Channel FET) tranzisztorok lesznek ezek, amelyekben a tranzisztor csatorna úgy fog kinézni, mint több, nanolapok formájában egymás felett elhelyezkedő csatorna, minden oldalról kapuval körülvéve (további részletekért , lát ).
A belga központ Imec fejlesztői szerint ez egy progresszív, de nem ideális tranzisztor-struktúra függőleges FinFET kapukkal. Ideális 3 nm-nél kisebb elemléptékű technológiai folyamatokhoz , amelyet a belgák javasoltak.
Az Imec kifejlesztett egy tranzisztort osztott lapokkal vagy Forksheet-tel. Ezek ugyanazok a függőleges nanolapok, mint a tranzisztorcsatornák, de függőleges dielektrikummal vannak elválasztva. A dielektrikum egyik oldalán n-csatornás tranzisztor jön létre, a másikon p-csatornás. És mindkettőt egy közös redőny veszi körül, függőleges borda formájában.
A különböző vezetőképességű tranzisztorok közötti chip-távolság csökkentése egy másik nagy kihívás a folyamatok további leskálázásához. A TCAD szimulációk megerősítették, hogy az osztott oldalas tranzisztor 20 százalékkal csökkenti a vágófelületet. Az új tranzisztoros architektúra általában 4,3 sávra csökkenti a szabványos logikai cellamagasságot. A cella egyszerűbbé válik, ami az SRAM memóriacella gyártására is vonatkozik.
A nanooldalas tranzisztorról az osztott nanooldalas tranzisztorra történő egyszerű átállás 10%-os teljesítménynövekedést biztosít a fogyasztás megőrzése mellett, vagy 24%-os fogyasztáscsökkenést teljesítménynövekedés nélkül. A 2 nm-es folyamat szimulációi azt mutatták, hogy egy különálló nanolapokat használó SRAM cella együttesen akár 30%-os területcsökkentést és teljesítménynövekedést biztosítana a p- és n-csomópont távolsága 8 nm-ig.
Forrás: 3dnews.ru