Ma a Samsung Electronics a félvezetőgyártás technikai folyamatainak fejlesztésére vonatkozó tervekről. A cég a jelenlegi fő vívmánynak a szabadalmaztatott MBCFET tranzisztorokra épülő, kísérleti 3 nm-es chipek digitális projektjeinek létrehozását tartja. Ezek több vízszintes nanolap csatornával rendelkező tranzisztorok függőleges FET kapukban (Multi-Bridge-Channel FET).
Az IBM-mel kötött szövetség részeként a Samsung egy kissé eltérő technológiát fejlesztett ki olyan tranzisztorok gyártására, amelyek csatornáit teljesen körbezárják kapuk (GAA vagy Gate-All-Around). A csatornákat nanohuzalok formájában kellett volna vékonyra tenni. Ezt követően a Samsung eltávolodott ettől a sémától, és szabadalmaztatott egy tranzisztor szerkezetet nanolapok formájában. Ez a struktúra lehetővé teszi a tranzisztorok jellemzőinek szabályozását az oldalak (csatornák) számának és az oldalak szélességének beállításával. A klasszikus FET technológia esetében ez a manőver lehetetlen. A FinFET tranzisztor teljesítményének növeléséhez meg kell szorozni a hordozón lévő FET bordák számát, és ehhez terület kell. Az MBCFET tranzisztor jellemzői egy fizikai kapun belül változtathatók, ehhez be kell állítani a csatornák szélességét és számát.
A GAA-eljárással gyártott prototípus chip digitális kialakításának (kiragasztott) elérhetősége lehetővé tette a Samsung számára, hogy meghatározza az MBCFET tranzisztorok képességeinek határait. Nem szabad megfeledkezni arról, hogy ez még mindig számítógépes modellezési adat, és az új technikai folyamatot csak a tömeggyártásba helyezés után lehet véglegesen megítélni. Van azonban egy kiindulópont. A vállalat azt mondta, hogy a 7 nm-es eljárásról (nyilvánvalóan az első generációról) a GAA-eljárásra való átállás 45%-kal csökkenti a szerszámfelületet és 50%-kal csökkenti a fogyasztást. Ha nem spórolsz a fogyasztáson, a termelékenység 35%-kal is növelhető. Korábban a Samsung megtakarításokat és termelékenységnövekedést tapasztalt, amikor átállt a 3 nm-es eljárásra vesszővel elválasztva. Kiderült, hogy vagy az egyik, vagy a másik.
A cég a 3 nm-es folyamattechnológia népszerűsítésében fontos pontnak tartja egy nyilvános felhőplatform elkészítését független chipfejlesztők és mesegyártó cégek számára. A Samsung nem titkolta a fejlesztői környezetet, a projektellenőrzést és az éles szervereken lévő könyvtárakat. A SAFE (Samsung Advanced Foundry Ecosystem Cloud) platform a tervezők számára világszerte elérhető lesz. A SAFE felhőplatform olyan jelentős nyilvános felhőszolgáltatások részvételével jött létre, mint az Amazon Web Services (AWS) és a Microsoft Azure. A Cadence és a Synopsys tervezőrendszereinek fejlesztői biztosították tervezőeszközeiket a SAFE-n belül. Ez azt ígéri, hogy könnyebben és olcsóbban lehet új megoldásokat létrehozni a Samsung folyamataihoz.
Visszatérve a Samsung 3 nm-es folyamattechnológiájához, tegyük hozzá, hogy a cég bemutatta chipfejlesztő csomagjának első változatát – a 3 nm-es GAE PDK 0.1-es verzióját. Segítségével már ma elkezdheti a 3 nm-es megoldások tervezését, vagy legalábbis felkészülni arra, hogy megfeleljen ennek a Samsung-eljárásnak, amikor elterjed.
A Samsung az alábbiak szerint jelenti be jövőbeli terveit. Az idei év második felében beindul a 6 nm-es eljárással készült chipek tömeggyártása. Ezzel egy időben a 4 nm-es folyamattechnológia fejlesztése is befejeződik. Az első, 5 nm-es eljárást alkalmazó Samsung termékek fejlesztése idén ősszel fejeződik be, a gyártás a jövő év első felében indul. Szintén ez év végére a Samsung befejezi a 18FDS folyamattechnológia (18 nm az FD-SOI lapkákon) és az 1 Gbit-es eMRAM chipek fejlesztését. A 7 nm-től 3 nm-ig terjedő folyamattechnológiák növekvő intenzitással fognak EUV szkennereket használni, így minden nanométer számít. A lefelé vezető úton minden lépést küzdelem kísér.
Forrás: 3dnews.ru