Libre-SOC նախագիծը, որը մշակում է բաց չիպ հիբրիդային ճարտարապետությամբ CDC 6600 ոճով, որում չիպի չափն ու բարդությունը նվազեցնելու համար CPU, VPU և GPU հրահանգները չեն բաժանվում և առաջարկվում են մեկ ISA-ում: , հասել է առաջին փորձանմուշը արտադրություն տեղափոխելու փուլին։ Նախագիծն ի սկզբանե մշակվել է Libre RISC-V անունով, սակայն վերանվանվել է Libre-SOC՝ RISC-V-ն OpenPOWER 3.0 հրահանգների հավաքածուի ճարտարապետությամբ (ISA) փոխարինելու որոշումից հետո:
Ծրագրի նպատակն է ստեղծել ամբողջական, ամբողջովին բաց և առանց հոնորարների համակարգ չիպի վրա (SoC), որը կարող է օգտագործվել մեկ տախտակով համակարգիչներում, նեթբուքերում և տարբեր շարժական սարքերում: Ի լրումն պրոցեսորի հատուկ հրահանգների և ընդհանուր նշանակության ռեգիստրների, Libre-SOC-ն ապահովում է վեկտորային գործողություններ և VPU-ներին և GPU-ներին բնորոշ մասնագիտացված հաշվարկներ կատարելու հնարավորություններ մեկ պրոցեսորի ֆունկցիոնալ բլոկում: Չիպը օգտագործում է OpenPOWER հրահանգների հավաքածուի ճարտարապետությունը, Simple-V ընդլայնումը տվյալների վեկտորացման և զուգահեռ մշակման հրահանգներով, ինչպես նաև ARGB-ի փոխակերպման և սովորական 3D գործողությունների համար մասնագիտացված հրահանգներ:
GPU-ի հրահանգները կենտրոնացած են Vulkan գրաֆիկական API-ի հետ օգտագործման վրա, իսկ VPU-ն՝ արագացնելու YUV-RGB փոխակերպումը և MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3-ի վերծանումը: , AC3, Vorbis ձևաչափեր և Opus: Mesa-ի համար մշակվում է անվճար դրայվեր, որն օգտագործում է Libre-SOC-ի հնարավորությունները՝ Vulkan գրաֆիկական API-ի ապարատային արագացված ծրագրային ապահովման ներդրումն ապահովելու համար: Օրինակ, Vulkan shaders-ը կարող է թարգմանվել JIT շարժիչի միջոցով՝ գործարկելու համար՝ օգտագործելով Libre-SOC-ում առկա մասնագիտացված հրահանգները:
Հաջորդ փորձնական նախատիպում նրանք նախատեսում են իրականացնել SVP64 (Variable-length Vectorisation) ընդլայնումը, որը թույլ կտա Libre-SOC-ին օգտագործել որպես վեկտորային պրոցեսոր (ի լրումն 32 64-բիթանոց ընդհանուր նշանակության ռեգիստրների, կտրամադրվեն 128 ռեգիստրներ: վեկտորի հաշվարկների համար): Առաջին նախատիպը ներառում է միայն մեկ միջուկ, որն աշխատում է 300 ՄՀց հաճախականությամբ, սակայն երկու տարվա ընթացքում նախատեսվում է թողարկել 4 միջուկանի, այնուհետև 8 միջուկի, իսկ երկարաժամկետ հեռանկարում՝ 64 միջուկանի տարբերակը։
Չիպի առաջին խմբաքանակը կարտադրի TSMC-ն՝ օգտագործելով 180 նմ պրոցեսի տեխնոլոգիա: Ծրագրի բոլոր մշակումները բաշխվում են անվճար լիցենզիաների ներքո, ներառյալ ֆայլերը GDS-II ձևաչափով, չիպի ամբողջական տոպոլոգիայի նկարագրությամբ, որը բավարար է ձեր սեփական արտադրությունը սկսելու համար: Libre-SOC-ը կլինի առաջին ամբողջովին անկախ չիպը, որը հիմնված է Power ճարտարապետության վրա, որը չի արտադրվել IBM-ի կողմից: Մշակման մեջ օգտագործվել է nMigen ապարատային նկարագրության լեզուն (HDL հիմնված Python-ի վրա, առանց VHDL-ի և Verilog-ի օգտագործման), Chips4Makers նախագծի FlexLib ստանդարտ բջջային գրադարանները և անվճար Coriolis2 VLSI գործիքակազմը՝ HDL-ից GDS-II-ի փոխարկելու համար:
Libre-SOC-ի մշակումը ֆինանսավորվել է NLnet հիմնադրամի կողմից, որը 400 հազար եվրո է հատկացրել ամբողջովին բաց չիպ ստեղծելու համար՝ ստուգելի և վստահելի հիմնարար տեխնիկական լուծումներ ստեղծելու ծրագրի շրջանակներում: Չիպն ունի 5.5x5.9 մմ չափսեր և ներառում է 130 հազար տրամաբանական դարպասներ։ Այն բաղկացած է չորս 4KB SRAM մոդուլներից և 300 ՄՀց հաճախականությամբ կողպված փուլային հանգույցից (PLL):
Source: opennet.ru