Ինչպես գիտենք, 3 նմ պրոցեսի տեխնոլոգիային անցնելը կուղեկցվի նոր տրանզիստորային ճարտարապետության անցումով։ Samsung-ի տերմիններով, օրինակ, դրանք կլինեն MBCFET (Multi Bridge Channel FET) տրանզիստորներ, որոնցում տրանզիստորային ալիքը նման է մի քանի ալիքների, որոնք գտնվում են միմյանց վերևում՝ նանոէջերի տեսքով, որոնք բոլոր կողմերից շրջապատված են դարպասով (ավելի մանրամասն՝ , տեսնել ).
Ըստ բելգիական Imec կենտրոնի մշակողների, սա առաջադեմ, բայց ոչ իդեալական տրանզիստորային կառուցվածք է, որն օգտագործում է ուղղահայաց FinFET դարպասներ: Իդեալական է 3 նմ-ից պակաս տարրերի մասշտաբներով տեխնոլոգիական գործընթացների համար , որն առաջարկել են բելգիացիները։
Imec-ը մշակել է տրանզիստոր՝ բաժանված էջերով կամ Forksheet-ով: Սրանք նույն ուղղահայաց նանոէջերն են, ինչ տրանզիստորային ալիքները, բայց բաժանված են ուղղահայաց դիէլեկտրիկով: Դիէլեկտրիկի մի կողմում ստեղծվում է n-ալիքով տրանզիստոր, մյուս կողմից՝ p-ալիքով։ Եվ երկուսն էլ շրջապատված են ընդհանուր փեղկով՝ ուղղահայաց կողիկի տեսքով։
Տարբեր հաղորդունակությամբ տրանզիստորների միջև հեռավորության կրճատումը գործընթացի հետագա կրճատման ևս մեկ հիմնական մարտահրավեր է: TCAD սիմուլյացիաները հաստատեցին, որ տրանզիստորը բաժանված էջով կապահովի 20 տոկոսով կրճատում մեռնողի տարածքը: Ընդհանուր առմամբ, տրանզիստորի նոր ճարտարապետությունը կնվազեցնի ստանդարտ տրամաբանական բջիջի բարձրությունը մինչև 4,3 հետքեր: Բջիջը կդառնա ավելի պարզ, ինչը վերաբերում է նաև SRAM հիշողության բջիջի արտադրությանը:
Պարզ անցումը նանոէջ տրանզիստորից բաժանված նանոէջ տրանզիստորին կապահովի 10% կատարողականի բարձրացում՝ պահպանելով սպառումը, կամ 24% սպառման նվազում՝ առանց կատարողականություն ձեռք բերելու: 2 նմ գործընթացի մոդելավորումը ցույց է տվել, որ SRAM բջիջը, որն օգտագործում է առանձնացված նանոէջեր, կապահովի տարածքի համակցված կրճատում և մինչև 30% կատարողականի բարելավում՝ p- և n-հանգույցների միջև մինչև 8 նմ հեռավորության վրա:
Source: 3dnews.ru