Ինչպես գիտենք, այս տարվա մարտին TSMC-ն սկսեց 5 նմ արտադրանքի փորձնական արտադրությունը։ Դա տեղի է ունեցել Թայվանի նոր Fab 18 գործարանում, 5 նմ լուծույթների թողարկման համար: Զանգվածային արտադրությունը՝ օգտագործելով 5 նմ N5 պրոցեսը, սպասվում է 2020 թվականի երկրորդ եռամսյակում։ Մինչև նույն տարվա վերջը կսկսվի չիպերի արտադրությունը՝ հիմնված արտադրողական 5նմ պրոցեսի տեխնոլոգիայի կամ N5P (կատարողականի) վրա։ Նախատիպի չիպերի առկայությունը թույլ է տալիս TSMC-ին գնահատել նոր պրոցեսի տեխնոլոգիայի հիման վրա արտադրվող ապագա կիսահաղորդիչների հնարավորությունները, որոնց մասին ընկերությունը մանրամասն կխոսի դեկտեմբերին։ Բայց դուք արդեն կարող եք ինչ-որ բան պարզել TSMC-ի կողմից ներկայացված ամփոփագրերից՝ IEDM 2019-ին ներկայացնելու համար:
Մինչ մանրամասները ճշտելը, հիշենք, թե ինչ գիտենք TSMC-ի նախորդ հայտարարություններից։ Համեմատած 7 նմ պրոցեսի հետ, պնդում են, որ 5 նմ չիպերի զուտ կատարումը կավելանա 15%-ով կամ սպառումը կնվազի 30%-ով, եթե կատարումը մնա նույնը: N5P գործընթացը կավելացնի ևս 7% արտադրողականություն կամ 15% խնայողություն սպառման մեջ: Տրամաբանական տարրերի խտությունը կավելանա 1,8 անգամ։ SRAM բջջային սանդղակը կփոխվի 0,75 գործակցով:
5նմ չիպերի արտադրության մեջ EUV սկաներների կիրառման մասշտաբը կհասնի հասուն արտադրության մակարդակի։ Տրանզիստորի ալիքի կառուցվածքը կփոխվի, հնարավոր է սիլիցիումի հետ կամ դրա փոխարեն գերմանիումի օգտագործմամբ: Սա կապահովի ալիքում էլեկտրոնների շարժունակության բարձրացում և հոսանքների ավելացում: Գործընթացի տեխնոլոգիան ապահովում է հսկիչ լարման մի քանի մակարդակ, որոնցից ամենաբարձրը կապահովի 25% կատարողականի բարձրացում՝ համեմատած 7 նմ պրոցեսի տեխնոլոգիայի նույնի հետ: Տրանզիստորի էներգիայի մատակարարումը I/O ինտերֆեյսների համար տատանվում է 1,5 Վ-ից մինչև 1,2 Վ:
Մետաղացման և կոնտակտների համար անցքերի արտադրության մեջ կօգտագործվեն էլ ավելի ցածր դիմադրողականությամբ նյութեր: Գերբարձր խտության կոնդենսատորները կարտադրվեն մետաղ-դիէլեկտրիկ-մետաղ շղթայի միջոցով, ինչը կբարձրացնի արտադրողականությունը 4%-ով: Ընդհանուր առմամբ, TSMC-ն կանցնի նոր ցածր K-ի մեկուսիչների օգտագործմանը: Սիլիկոնային վաֆլի մշակման միացումում կհայտնվի նոր «չոր» պրոցես՝ Metal Reactive Ion Etching (RIE), որը մասամբ կփոխարինի պղնձի օգտագործմամբ ավանդական Դամասկոսի գործընթացին (30 նմ-ից փոքր մետաղական կոնտակտների համար): Նաև առաջին անգամ գրաֆենի շերտը կօգտագործվի պղնձի հաղորդիչների և կիսահաղորդչի միջև պատնեշ ստեղծելու համար (էլեկտրական արտագաղթը կանխելու համար):
IEDM-ի դեկտեմբերյան զեկույցի փաստաթղթերից մենք կարող ենք քաղել, որ 5 նմ չիպերի մի շարք պարամետրեր ավելի լավն են լինելու: Այսպիսով, տրամաբանական տարրերի խտությունը կլինի ավելի բարձր և կհասնի 1,84 անգամ։ SRAM բջիջը նույնպես ավելի փոքր կլինի՝ 0,021 մկմ մակերեսով: Փորձարարական սիլիցիումի կատարմամբ ամեն ինչ կարգին է. ձեռք է բերվել 2% աճ, ինչպես նաև սպառման հնարավոր 15% կրճատում բարձր հաճախականությունների սառեցման դեպքում։
Նոր գործընթացը հնարավորություն կտա ընտրել կարգավորիչ լարման յոթ արժեքներից, ինչը բազմազանություն կհաղորդի զարգացման գործընթացին և արտադրանքին, իսկ EUV սկաներների օգտագործումը միանշանակ կհեշտացնի արտադրությունը և կդարձնի այն ավելի էժան: Ըստ TSMC-ի՝ EUV սկաների անցնելը ապահովում է գծային լուծաչափի 0,73 անգամ բարելավում 7 նմ պրոցեսի համեմատ: Օրինակ, առաջին շերտերի մետաղացման ամենակարևոր շերտերն արտադրելու համար հինգ սովորական դիմակների փոխարեն կպահանջվի միայն մեկ EUV դիմակ և, համապատասխանաբար, միայն մեկ արտադրական ցիկլ հինգի փոխարեն: Ի դեպ, ուշադրություն դարձրեք, թե որքան կոկիկ են ստացվում չիպի տարրերը EUV պրոյեկցիան օգտագործելիս: Գեղեցկություն, և վերջ:
Source: 3dnews.ru