Arsitektur terbuka RISC-V telah diperluas dengan antarmuka USB 2.0 dan USB 3.x
Seperti yang disarankan oleh rekan kami dari situs web AnandTech, salah satu pengembang SoC pertama di dunia pada arsitektur RISC-V terbuka, SiFive memperoleh paket kekayaan intelektual dalam bentuk blok IP untuk antarmuka USB 2.0 dan USB 3.x. Kesepakatan itu diakhiri dengan Innovative Logic, spesialis dalam pengembangan blok berlisensi yang siap diintegrasikan dengan antarmuka. Logika Inovatif sebelumnya telah dicatat […]