Dalam arsitektur platform x86, muncul dua tren yang saling melengkapi. Menurut salah satu versi, kita perlu bergerak ke arah pengintegrasian sumber daya komputasi dan kontrol ke dalam satu chip. Pendekatan kedua mendorong pembagian tanggung jawab: prosesor dilengkapi dengan bus berkinerja tinggi yang membentuk ekosistem periferal yang dapat diskalakan. Ini membentuk dasar topologi logika sistem Intel C620 untuk platform tingkat tinggi.
Perbedaan mendasar dari chipset Intel C610 sebelumnya adalah perluasan saluran komunikasi antara prosesor dan periferal yang termasuk dalam chip PCH melalui penggunaan tautan PCIe bersama dengan bus DMI tradisional.
Mari kita lihat lebih dekat inovasi jembatan selatan Intel Lewisburg: pendekatan evolusioner dan revolusioner apa yang memperluas kekuatannya dalam berkomunikasi dengan prosesor?
Perubahan evolusioner dalam komunikasi CPU-PCH
Sebagai bagian dari pendekatan evolusi, saluran komunikasi utama antara CPU dan jembatan selatan, yaitu bus DMI (Direct Media Interface), menerima dukungan untuk mode PCIe x4 Gen3 dengan kinerja 8.0 GT/S. Sebelumnya, di Intel C610 PCH, komunikasi antara prosesor dan logika sistem dilakukan dalam mode PCIe x4 Gen 2 pada bandwidth 5.0 GT/S.
Perbandingan fungsionalitas logika sistem Intel C610 dan C620
Perhatikan bahwa subsistem ini jauh lebih konservatif daripada port PCIe bawaan prosesor, yang biasanya digunakan untuk menghubungkan GPU dan drive NVMe, di mana PCIe 3.0 telah digunakan sejak lama dan transisi ke PCI Express Gen4 direncanakan.
Perubahan revolusioner dalam komunikasi CPU-PCH
Perubahan revolusioner mencakup penambahan saluran komunikasi PCIe CPU-PCH baru, yang disebut Uplink Tambahan. Secara fisik, ini adalah dua port PCI Express yang beroperasi dalam mode PCIe x8 Gen3 dan PCIe x16 Gen3, keduanya 8.0 GT/S.
Untuk interaksi antara CPU dan Intel C620 PCH, digunakan 3 bus: DMI dan dua port PCI Express
Mengapa topologi komunikasi yang ada perlu direvisi dengan Intel C620? Pertama, hingga 4x pengontrol jaringan 10GbE dengan fungsionalitas RDMA dapat diintegrasikan ke dalam PCH. Kedua, koprosesor Intel QuickAssist Technology (QAT) generasi baru dan lebih cepat, yang menyediakan dukungan perangkat keras untuk kompresi dan enkripsi, bertanggung jawab untuk mengenkripsi lalu lintas jaringan dan pertukaran dengan subsistem penyimpanan. Dan terakhir, βmesin inovasiβ - , yang hanya akan tersedia untuk OEM.
ΠΠ°ΡΡΡΠ°Π±ΠΈΡΡΠ΅ΠΌΠΎΡΡΡ dan Π³ΠΈΠ±ΠΊΠΎΡΡΡ
Properti penting adalah kemampuan untuk memilih secara opsional tidak hanya topologi koneksi PCH, tetapi juga prioritas sumber daya internal chip dalam akses ke saluran komunikasi berkecepatan tinggi dengan prosesor pusat (prosesor). Selain itu, dalam EPO (EndPoint Only Mode) khusus, koneksi PCH dilakukan dalam status perangkat PCI Express biasa yang berisi sumber daya 10 GbE dan Intel QAT. Pada saat yang sama, antarmuka DMI klasik, serta sejumlah subsistem Lama, yang ditunjukkan dalam warna hitam pada diagram, dinonaktifkan.
Arsitektur internal chip Intel C620 PCH
Secara teori, hal ini memungkinkan penggunaan lebih dari satu chip Intel C620 PCH dalam satu sistem, menskalakan fungsionalitas 10 GbE dan Intel QAT untuk memenuhi persyaratan performa. Pada saat yang sama, fungsi Warisan yang diperlukan hanya dalam satu salinan hanya dapat diaktifkan pada salah satu chip PCH yang terpasang.
Jadi, keputusan akhir dalam desain akan menjadi milik pengembang platform, yang bertindak berdasarkan faktor teknologi dan pemasaran sesuai dengan posisi setiap produk tertentu.
Sumber: www.habr.com