Google telah bermitra dengan perusahaan manufaktur SkyWater Technology dan Efabless untuk meluncurkan inisiatif yang memungkinkan pengembang perangkat keras sumber terbuka membuat chip yang mereka kembangkan secara gratis. Inisiatif ini bertujuan untuk merangsang pengembangan perangkat keras terbuka, mengurangi biaya pengembangan proyek terbuka, dan menyederhanakan interaksi dengan pabrik. Berkat inisiatifnya, siapa pun dapat mulai mengembangkan chip khusus mereka sendiri tanpa takut akan biaya tinggi untuk produksi prototipe awal. Semua biaya produksi, pengemasan, dan pengiriman ditanggung oleh Google.
Aplikasi untuk dimasukkan dalam program produksi gratis dapat diajukan setiap dua bulan. Slot terdekat akan ditutup pada 8 Juni, dan chip yang berhasil masuk akan siap pada 30 Agustus dan dikirim ke penulis pada 18 Oktober. Dari aplikasi yang diajukan, dipilih 40 proyek (jika aplikasi yang diajukan kurang dari 40, maka semua yang telah lulus pemeriksaan kebenaran akan dimasukkan ke dalam produksi). Menurut hasil produksi, pengembang akan menerima 50 chip dan 5 papan dengan chip terpasang.
Aplikasi hanya diterima dari proyek yang sepenuhnya didistribusikan di bawah lisensi terbuka, tidak dibebani oleh perjanjian kerahasiaan (NDA) dan tidak membatasi ruang lingkup produk mereka. Data untuk produksi harus ditransfer dalam format GDSII, lulus set pengujian yang disediakan, dan direproduksi dari file proyek asli (yaitu mendeklarasikan proyek terbuka, tetapi transfer tata letak berpemilik untuk produksi tidak akan berhasil).
Untuk menyederhanakan pengembangan chip terbuka, alat terbuka berikut ini ditawarkan:
- SkyWater PDK (Process Design Kit), toolkit yang menjelaskan teknologi proses 130nm (SKY130) yang digunakan di pabrik SkyWater dan memungkinkan Anda menyiapkan file desain yang diperlukan untuk produksi sirkuit mikro.
- OpenLane adalah sekumpulan komponen untuk konversi otomatis sirkuit ASIC RTL ke format GDSII yang digunakan di pabrik chip.
- XLS (Accelerated HW Synthesis) adalah toolkit untuk mensintesis file desain dengan isian perangkat keras dari chip yang sesuai dengan deskripsi tingkat tinggi dari fungsionalitas yang diperlukan, dirancang dengan gaya pengembangan perangkat lunak.
- Seperangkat aturan untuk sistem rakitan Bazel dengan dukungan untuk alat terbuka (Yosys, Verilator, OpenROAD) untuk bekerja dengan bahasa deskripsi perangkat keras (Verilog, VHDL, Chisel, nMigen).
- OpenROAD adalah kerangka kerja untuk mengotomatiskan proses pengembangan sirkuit terbuka.
- Verible adalah seperangkat alat untuk pengembangan Verilog, termasuk parser, sistem pemformatan gaya, dan linter.
Sumber: opennet.ru