Proyek Libre-SOC, yang mengembangkan chip terbuka dengan arsitektur hybrid bergaya CDC 6600, di mana, untuk mengurangi ukuran dan kompleksitas chip, instruksi CPU, VPU dan GPU tidak dipisahkan dan ditawarkan dalam satu ISA , telah mencapai tahap pemindahan sampel uji pertama ke produksi. Proyek ini awalnya dikembangkan dengan nama Libre RISC-V, tetapi berganti nama menjadi Libre-SOC setelah keputusan untuk menggantikan RISC-V dengan arsitektur set instruksi (ISA) OpenPOWER 3.0.
Proyek ini bertujuan untuk menciptakan sistem pada sebuah chip (SoC) yang lengkap, sepenuhnya terbuka, dan bebas royalti yang dapat digunakan di komputer papan tunggal, netbook, dan berbagai perangkat portabel. Selain instruksi khusus CPU dan register tujuan umum, Libre-SOC menyediakan kemampuan untuk melakukan operasi vektor dan perhitungan khusus yang khas pada VPU dan GPU dalam satu blok fungsional prosesor. Chip ini menggunakan arsitektur set instruksi OpenPOWER, ekstensi Simple-V dengan instruksi untuk vektorisasi dan pemrosesan data paralel, serta instruksi khusus untuk konversi ARGB dan operasi 3D umum.
Instruksi GPU difokuskan pada penggunaan dengan API grafis Vulkan, dan VPU untuk mempercepat konversi YUV-RGB dan decoding MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, format Vorbis dan Opus. Driver gratis sedang dikembangkan untuk Mesa yang menggunakan kemampuan Libre-SOC untuk menyediakan implementasi perangkat lunak API grafis Vulkan yang dipercepat perangkat keras. Misalnya, shader Vulkan dapat diterjemahkan menggunakan mesin JIT untuk dieksekusi menggunakan instruksi khusus yang tersedia di Libre-SOC.
Dalam prototipe pengujian berikutnya, mereka berencana untuk mengimplementasikan ekstensi SVP64 (Variable-length Vectorisation), yang memungkinkan Libre-SOC digunakan sebagai pemroses vektor (selain 32 register tujuan umum 64-bit, 128 register akan disediakan. untuk perhitungan vektor). Prototipe pertama hanya mencakup satu inti yang berjalan pada 300 MHz, namun dalam waktu dua tahun direncanakan akan merilis versi 4-inti, kemudian versi 8-inti, dan dalam jangka panjang versi 64-inti.
Chip batch pertama akan diproduksi oleh TSMC menggunakan teknologi proses 180nm. Semua pengembangan proyek didistribusikan di bawah lisensi gratis, termasuk file dalam format GDS-II dengan deskripsi topologi lengkap chip, cukup untuk memulai produksi Anda sendiri. Libre-SOC akan menjadi chip independen pertama yang didasarkan pada arsitektur Power yang tidak diproduksi oleh IBM. Pengembangannya menggunakan bahasa deskripsi perangkat keras nMigen (HDL berdasarkan Python, tanpa menggunakan VHDL dan Verilog), pustaka sel standar FlexLib dari proyek Chips4Makers, dan toolkit Coriolis2 VLSI gratis untuk mengonversi dari HDL ke GDS-II.
Pengembangan Libre-SOC didanai oleh NLnet Foundation, yang mengalokasikan 400 ribu euro untuk membuat chip yang sepenuhnya terbuka sebagai bagian dari program untuk menciptakan solusi teknis mendasar yang dapat diverifikasi dan dipercaya. Chip tersebut memiliki ukuran 5.5x5.9 mm dan mencakup 130 ribu gerbang logika. Ini terdiri dari empat modul SRAM 4KB dan unit loop terkunci fase (PLL) 300 MHz.
Sumber: opennet.ru