Seperti yang Anda ketahui, kurator antarmuka PCI Express, grup antarindustri PCI-SIG, sedang terburu-buru untuk menebus keterlambatan yang lama dari jadwal dalam memasarkan versi baru bus PCI Express menggunakan spesifikasi versi 5.0. Versi final dari spesifikasi PCIe 5.0 telah disetujui oleh ini , dan di tahun baru, perangkat dengan dukungan bus yang diperbarui akan muncul di pasar. Izinkan kami mengingatkan Anda bahwa, dibandingkan dengan PCIe 4.0, kecepatan transfer sepanjang jalur PCIe 5.0 akan berlipat ganda menjadi 32 gigatransaksi per detik (32 GT/s).
Spesifikasi adalah spesifikasi, tetapi untuk implementasi praktis antarmuka baru, silikon dan blok yang berfungsi diperlukan untuk dilisensikan kepada pengembang pengontrol pihak ketiga. Salah satunya keputusan tersebut kemarin dan hari ini pada konferensi di Taipei perusahaan Astera Labs, Synopsys dan Intel. Diklaim bahwa ini adalah solusi komprehensif pertama yang sepenuhnya siap diimplementasikan dalam produksi dan perizinan.
Platform yang ditampilkan di Taiwan menggunakan chip pra-produksi Intel, pengontrol Synopsys DesignWare, dan lapisan fisik PCIe 5.0 perusahaan, yang dapat dibeli dengan lisensi, serta retimer dari Astera Labs. Retimer adalah chip yang mengembalikan integritas pulsa clock ketika ada gangguan atau sinyal lemah.
Seperti yang dapat Anda bayangkan, seiring dengan meningkatnya kecepatan transmisi data pada satu jalur, integritas sinyal cenderung menurun seiring dengan memanjangnya jalur komunikasi. Misalnya sesuai spesifikasi jalur PCIe 4.0, jangkauan transmisi tanpa menggunakan konektor pada saluran hanya 30 cm, untuk jalur PCIe 5.0 jarak ini akan lebih pendek lagi dan bahkan pada jarak seperti itu perlu disertakan pengatur waktu pada rangkaian pengontrol. Astera Labs berhasil mengembangkan retimer yang dapat beroperasi baik di antarmuka PCIe 4.0 maupun sebagai bagian dari antarmuka PCIe 5.0, yang didemonstrasikan pada konferensi tersebut.
Sumber: 3dnews.ru