Industri ini bergerak dengan kecepatan penuh menuju implementasi praktis antarmuka PCI Express berikutnya. Kali ini di versi 5.0 dengan kecepatan transfer 32 gigatransaksi per detik per baris. Ini terhenti begitu lama selama transisi ke bus PCIe 4.0 sehingga sekarang, hanya setahun setelah rilis spesifikasi final PCIe 5.0, ia berupaya memasuki ruang komersial. Mengapa terburu-buru? Para penganutnya berpendapat bahwa pengembangan lebih lanjut dari AI dan IoT tidak mungkin dilakukan tanpa perluasan bandwidth antara prosesor dan akselerator menjadi dua kali lipat atau bahkan lebih besar.
Belum lama ini kami memberi tahu Anda bahwa Astera Labs, Synopsys, dan Intel pada konferensi khusus di Taipei Solusi komprehensif pertama untuk mempersiapkan peluncuran produk PCIe 5.0. Demonstrasi tersebut menggunakan βgado-gadoβ pengontrol Intel, lapisan fisik Synopsys, dan pengatur waktu Astera Labs. Mendapatkan semua ini dari satu pengembang (meskipun, tampaknya, tanpa pengatur waktu yang memulihkan integritas sinyal) menjadi mungkin berkat upaya perusahaan terkenal Rambus.
Rambus dikenal tidak hanya karena pertengkarannya dalam dunia hukum paten mengenai desain antarmuka, tetapi juga karena desain struktur sinyal untuk pengontrol memori dan bus data. Baru-baru ini Rambus solusi yang berfungsi untuk membuat pengontrol memori GDDR6 dengan bandwidth 18 Gbit/s per baris. Dan hari ini Rambus serangkaian solusi untuk merilis produk dengan antarmuka PCIe 5.0.
Kit ini dapat segera dilisensikan oleh mereka yang ingin membelinya secara keseluruhan atau satu per satu untuk diintegrasikan ke dalam produk pihak ketiga menggunakan bus PCI Express 5.0. Kit ini mencakup pengontrol PCIe 5.0 yang dikembangkan oleh perusahaan yang baru-baru ini diakuisisi oleh Rambus dan lapisan fisik Rambus (PHY) berpemilik untuk antarmuka PCIe 5.0. Kit ini kompatibel dengan spesifikasi PCIe sebelumnya dan dioptimalkan untuk produksi di SoC dan pengontrol menggunakan teknologi proses 7nm dan transistor FinFET.
Rambus, sebagai pemilik dan pemasok solusi tunggal, menjamin dukungan komprehensif bagi pengembang dan menjanjikan waktu tercepat untuk memasarkan produk yang mendukung bus PCIe 5.0. Terakhir, Rambus melaporkan bahwa lapisan fisik yang disajikan sepenuhnya kompatibel dan dapat digunakan untuk antarmuka antarprosesor terbaru , dan ini merupakan pintu masuk ke ruang operasional di ceruk superkomputer.
Sumber: 3dnews.ru