Hari ini Samsung Elektronik tentang rencana pengembangan proses teknis produksi semikonduktor. Perusahaan menganggap pembuatan proyek digital chip eksperimental 3nm berdasarkan transistor MBCFET yang dipatenkan sebagai pencapaian utama saat ini. Ini adalah transistor dengan beberapa saluran nanopage horizontal di gerbang FET vertikal (FET Multi-Bridge-Channel).
Sebagai bagian dari aliansi dengan IBM, Samsung mengembangkan teknologi yang sedikit berbeda untuk produksi transistor dengan saluran yang dikelilingi oleh gerbang (GAA atau Gate-All-Around). Saluran tersebut seharusnya dibuat tipis dalam bentuk kawat nano. Selanjutnya, Samsung beralih dari skema ini dan mematenkan struktur transistor dengan saluran dalam bentuk nanopage. Struktur ini memungkinkan Anda mengontrol karakteristik transistor dengan memanipulasi jumlah halaman (saluran) dan menyesuaikan lebar halaman. Untuk teknologi FET klasik, manuver seperti itu tidak mungkin dilakukan. Untuk meningkatkan daya transistor FinFET, perlu mengalikan jumlah sirip FET pada substrat, dan ini memerlukan luas. Karakteristik transistor MBCFET dapat diubah dalam satu gerbang fisik, yang mana Anda perlu mengatur lebar saluran dan jumlahnya.
Ketersediaan desain digital (taped out) dari chip prototipe untuk produksi menggunakan proses GAA memungkinkan Samsung untuk menentukan batas kemampuan transistor MBCFET. Perlu diingat bahwa ini masih berupa data pemodelan komputer dan proses teknis baru hanya dapat dinilai pada akhirnya setelah diluncurkan ke produksi massal. Namun, ada titik awalnya. Perusahaan mengatakan transisi dari proses 7nm (yang jelas merupakan generasi pertama) ke proses GAA akan menghasilkan pengurangan area cetakan sebesar 45% dan pengurangan konsumsi sebesar 50%. Jika konsumsi tidak dihemat, produktivitas bisa meningkat 35%. Sebelumnya, Samsung melihat peningkatan penghematan dan produktivitas saat beralih ke proses 3nm dipisahkan dengan koma. Ternyata itu salah satunya.
Perusahaan menilai persiapan platform cloud publik untuk pengembang chip independen dan perusahaan fabless menjadi poin penting dalam mempopulerkan teknologi proses 3nm. Samsung tidak menyembunyikan lingkungan pengembangan, verifikasi proyek, dan perpustakaan di server produksi. Platform SAFE (Samsung Advanced Foundry Ecosystem Cloud) akan tersedia bagi para desainer di seluruh dunia. Platform cloud SAFE dibuat dengan partisipasi layanan cloud publik utama seperti Amazon Web Services (AWS) dan Microsoft Azure. Pengembang sistem desain dari Cadence dan Synopsys menyediakan alat desain mereka dalam SAFE. Hal ini menjanjikan akan lebih mudah dan murah dalam menciptakan solusi baru untuk proses Samsung.
Kembali ke teknologi proses 3nm Samsung, kami menambahkan bahwa perusahaan tersebut menghadirkan versi pertama paket pengembangan chipnya - 3nm GAE PDK Versi 0.1. Dengan bantuannya, Anda dapat mulai merancang solusi 3nm hari ini, atau setidaknya mempersiapkan diri untuk menghadapi proses Samsung ini ketika sudah tersebar luas.
Samsung mengumumkan rencana masa depannya sebagai berikut. Pada paruh kedua tahun ini, produksi massal chip menggunakan proses 6nm akan diluncurkan. Pada saat yang sama, pengembangan teknologi proses 4nm akan selesai. Pengembangan produk Samsung pertama yang menggunakan proses 5nm akan selesai pada musim gugur ini, dengan peluncuran produksi pada paruh pertama tahun depan. Selain itu, pada akhir tahun ini, Samsung akan menyelesaikan pengembangan teknologi proses 18FDS (18 nm pada wafer FD-SOI) dan chip eMRAM 1-Gbit. Teknologi proses dari 7 nm hingga 3 nm akan menggunakan pemindai EUV dengan intensitas yang semakin meningkat, menjadikan setiap nanometer berarti. Lebih jauh dalam perjalanan ke bawah, setiap langkah akan diambil dengan perjuangan.
Sumber: 3dnews.ru