Индустрия на всех парах движется к практической реализации очередного интерфейса PCI Express. На этот раз в версии 5.0 со скоростью передачи 32 гигатранзакции в секунду на каждую линию. Она так долго буксовала на этапе перехода к шине PCIe 4.0, что теперь всего за год после выпуска финальных спецификаций PCIe 5.0 стремится выйти на коммерческий простор. Почему такая спешка? Адепты утверждают, что дальнейшее развитие ИИ и IoT невозможно без двукратного, и даже большего расширения полосы пропускания между процессорами и ускорителями.
Не так давно мы рассказывали, что компании Astera Labs, Synopsys и Intel на профильной конференции в Тайбэе первое комплексное решение для подготовки к выпуску продуктов с интерфейсом PCIe 5.0. В демонстрации использовалась «сборная солянка» из контроллера Intel, физического уровня Synopsys и ретаймеров Astera Labs. Получить всё это от одного разработчика (правда, по всей видимости, без ретаймеров, восстанавливающих целостность сигнала) стало возможным благодаря усилиям небезызвестной компании Rambus.
Компания Rambus известна не только своими склоками в мире патентного права на разработки интерфейсов, но также как разработчик сигнальной структуры для контролеров памяти и шин данных. Совсем недавно Rambus рабочее решение для создания контролеров памяти GDDR6 с пропускной способностью 18 Гбит/с на линию. А сегодня Rambus комплект решений для выпуска продуктов с интерфейсом PCIe 5.0.
Комплект может быть немедленно лицензирован желающими приобрести его целиком или по отдельности для интеграции в сторонние продукты с использованием шины PCI Express 5.0. В набор входит контроллер PCIe 5.0, разработанный недавно купленной Rambus компанией и собственный физический уровень (PHY) Rambus для интерфейса PCIe 5.0. Комплект гарантирует обратную совместимость с предыдущими спецификациями PCIe и оптимизирован для производства в составе SoC и контроллеров с использованием 7-нм техпроцесса и транзисторов FinFET.
Компания Rambus, как владелец и поставщик единого решения, гарантирует всестороннюю поддержку разработчиков и обещает максимально быстрый вывод на рынок продукции с поддержкой шины PCIe 5.0. Наконец, Rambus сообщает, что представленный физический уровень полностью совместим и может быть использован для новейшего межпроцессорного интерфейса , а это выход на оперативный простор в нишу суперкомпьютеров.
Heimild: 3dnews.ru