Il progetto Libre-SOC, che sta sviluppando un chip open source con un'architettura ibrida in stile CDC 6600, in cui le istruzioni CPU, VPU e GPU non sono separate e sono offerte in un'unica ISA, ha raggiunto la fase di trasferimento in produzione del primo campione di test. Inizialmente, il progetto è stato sviluppato con il nome di Libre RISC-V, ma è stato rinominato in Libre-SOC dopo la decisione di sostituire RISC-V con l'uso dell'architettura del set di istruzioni (ISA) OpenPOWER 3.0.
Il progetto mira a creare un sistema completo, completamente aperto e privo di royalty su chip (SoC), che possa essere utilizzato in computer a scheda singola, netbook e vari dispositivi portatili. Oltre alle istruzioni e ai registri generali propri delle CPU, Libre-SOC fornisce in un unico blocco funzionale del processore la capacità di eseguire operazioni vettoriali e calcoli specializzati, caratteristici di VPU e GPU. Il chip utilizza l'architettura del set di istruzioni OpenPOWER, l'estensione Simple-V con istruzioni per la vettorizzazione e l'elaborazione parallela dei dati, nonché istruzioni specializzate per la conversione in ARGB e l'esecuzione di operazioni 3D standard.
Le istruzioni GPU sono focalizzate sull'uso con l'API grafica Vulkan, mentre la VPU è focalizzata sull'accelerazione della conversione YUV-RGB e sulla decodifica dei formati MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis e Opus. Per Mesa si sta sviluppando un driver libero che utilizza le capacità di Libre-SOC per fornire un'implementazione software accelerata in hardware dell'API grafica Vulkan. Ad esempio, gli shader Vulkan possono essere traslati tramite un motore JIT per essere eseguiti utilizzando le istruzioni specializzate disponibili in Libre-SOC.
Nel prossimo prototipo di test si prevede di implementare l'estensione SVP64 (Vettorizzazione a Lunghezza Variabile), che consentirà di utilizzare Libre-SOC come processore vettoriale (oltre a 32 registri generali a 64 bit, saranno forniti 128 registri per calcoli vettoriali). Il primo prototipo include solo un core funzionante a 300 MHz, ma nei prossimi due anni si prevede di rilasciare una versione a 4 core, quindi a 8 core, e a lungo termine anche a 64 core.
Il primo lotto del chip sarà prodotto dalla TSMC utilizzando il processo tecnologico a 180nm. Tutti i risultati del progetto sono distribuiti con licenze libere, inclusi i file in formato GDS-II che descrivono la topologia completa del chip, sufficienti per iniziare la propria produzione. Libre-SOC sarà il primo chip completamente indipendente basato sull'architettura Power, prodotto al di fuori di IBM. Per lo sviluppo è stato utilizzato il linguaggio di descrizione dell'hardware nMigen (HDL basato su Python, senza l'uso di VHDL e Verilog), la libreria di celle standard FlexLib del progetto Chips4Makers e gli strumenti VLSI liberi Coriolis2 per la conversione da HDL a GDS-II.
Lo sviluppo di Libre-SOC è stato finanziato dalla NLnet Foundation, che ha stanziato 400.000 euro per la creazione di un chip completamente aperto all'interno di un programma volto alla creazione di soluzioni tecniche fondamentali verificabili e affidabili. Il chip ha una dimensione di 5.5×5.9 mm e include 130.000 porte logiche. Comprende quattro moduli SRAM da 4KB e un blocco PLL (Phase-Locked Loop) a 300 MHz.
Fonte: opennet.ru
