Il progetto Libre-SOC, che sviluppa un chip open-source con un'architettura ibrida nello stile del CDC 6600, in cui le istruzioni per CPU, VPU e GPU non sono separate ma proposte in un'unica ISA per ridurre dimensione e complessità del chip, ha raggiunto la fase di produzione del primo campione di test. Inizialmente, il progetto è stato sviluppato con il nome di Libre RISC-V, ma è stato rinominato in Libre-SOC dopo la decisione di sostituire RISC-V con l'architettura dell'insieme di istruzioni (ISA) OpenPOWER 3.0.
Il progetto mira a creare un sistema su chip (SoC) completo, totalmente aperto e privo di royalties, utilizzabile in computer a scheda singola, netbook e vari dispositivi portatili. Oltre alle istruzioni CPU e ai registri generali, Libre-SOC fornisce in un unico blocco funzionale del processore la capacità di eseguire operazioni vettoriali e calcoli specializzati tipici di VPU e GPU. Il chip utilizza un'architettura del set di istruzioni OpenPOWER, l'estensione Simple-V con istruzioni per la vettorizzazione e l'elaborazione parallela dei dati, oltre a istruzioni specializzate per la conversione in ARGB e l'esecuzione di operazioni 3D standard.
Le istruzioni GPU si concentrano sull'uso dell'API grafico Vulkan, mentre le VPU sono dedicate all'accelerazione della conversione YUV-RGB e decodifica in formati MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis e Opus. Per Mesa, si sta sviluppando un driver open source che utilizza le capacità del Libre-SOC per fornire un'implementazione software accelerata hardware dell'API grafico Vulkan. Ad esempio, gli shader di Vulkan possono essere trasmessi tramite un motore JIT per essere eseguiti utilizzando le istruzioni specializzate disponibili nel Libre-SOC.
Nel prossimo prototipo di test, si prevede di implementare l'estensione SVP64 (Vectorizzazione a lunghezza variabile), che consentirà di utilizzare il Libre-SOC come processore vettoriale (oltre a 32 registri a 64 bit di uso generale, saranno forniti 128 registri per i calcoli vettoriali). Il primo prototipo include solo un core, funzionante a una frequenza di 300 Mhz, ma nel corso di due anni si prevede di rilascire una versione a 4 core, seguita da una a 8 core e, a lungo termine, una a 64 core.
Il primo lotto del chip sarà prodotto presso TSMC utilizzando un processo tecnologico di 180 nm. Tutti i risultati del progetto vengono distribuiti sotto licenze libere, compresi i file in formato GDS-II che descrivono l'intera topologia del chip, sufficienti per avviare la propria produzione. Libre-SOC diventerà il primo chip completamente indipendente basato sull'architettura Power, prodotto al di fuori di IBM. Per lo sviluppo è stato utilizzato il linguaggio di descrizione hardware nMigen (un HDL basato su Python, senza utilizzare VHDL e Verilog), le librerie di celle standard FlexLib dal progetto Chips4Makers e l'open VLSI toolchain Coriolis2 per la conversione da HDL a GDS-II.
Lo sviluppo di Libre-SOC è stato finanziato dalla NLnet Foundation, che ha stanziato 400.000 euro per creare un chip completamente aperto nell'ambito di un programma per sviluppare soluzioni tecniche fondamentali verificabili e attendibili. Il chip ha una dimensione di 5,5 × 5,9 mm e include 130.000 porte logiche. Comprende quattro moduli SRAM di 4 KB e un blocco PLL (Phase-Locked Loop) da 300 MHz.
Fonte: opennet.ru
