La Linux Foundation ha lanciato una nuova iniziativa: la CHIPS Alliance. Nell'ambito di questo progetto, l'organizzazione svilupperà un sistema open source per i comandi RISC-V e tecnologie per la creazione di processori basati su di esso. Vediamo più da vicino cosa sta succedendo in questo settore.
/ фото
Perché è nata la CHIPS Alliance
Le patch che proteggono da Meltdown e Spectre in alcuni casi dei server fino al 50%. Tuttavia, emergono ancora nuove varianti di vulnerabilità legate all'esecuzione speculativa dei comandi. Una di queste — gli esperti di sicurezza informatica l'hanno ribattezzata Spoiler. Questa situazione richiede una revisione delle attuali soluzioni hardware e degli approcci al loro sviluppo. In particolare, Intel una nuova architettura per i suoi processori, immune a Meltdown e Spectre.
La Linux Foundation non è rimasta a guardare. L'organizzazione ha avviato la propria iniziativa — la CHIPS Alliance — i cui partecipanti si occuperanno dello sviluppo di processori basati su RISC-V.
Quali progetti sono già in fase di sviluppo
Nella lista dei membri della CHIPS Alliance ci sono Google, Western Digital (WD) e SiFive. Ognuno di loro ha presentato i propri sviluppi. Parliamo di alcuni di essi.
RISCV-DV
Il colosso IT ha reso open source una piattaforma per testare i processori basati su RISC-V. La soluzione genera casualmente testano il funzionamento del dispositivo: controllano i processi di transizione, lo stack delle chiamate, i registri CSR Ecco come appare la classe
Ad esempio, class riscv_arithmetic_basic_test extends riscv_instr_base_test;`uvm_component_utils(riscv_arithmetic_basic_test) `uvm_component_newvirtual function void randomize_cfg(); cfg.instr_cnt = 10000; cfg.num_of_sub_program = 0; cfg.no_fence = 1; cfg.no_data_page = 1'b1; cfg.no_branch_jump = 1'b1; `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg, init_privileged_mode == MACHINE_MODE; max_nested_loop == 0;) `uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s", cfg.sprint()), UVM_LOW) endfunctionendclass
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
Secondo Gli sviluppatori, la piattaforma si distingue per il fatto che consente di testare sequenzialmente tutti i componenti del chip, incluso il blocco della memoria.
Protocollo OmniXtend
È un protocollo di rete di WD che garantisce la coerenza della cache durante la trasmissione dei dati su Ethernet. permette di comunicare direttamente con la cache della CPU ed è utilizzato per collegare vari tipi di acceleratori: GPU o FPGA. È anche adatto per la creazione di sistemi basati su più chip RISC-V.
Il protocollo è già supportato , progettati per l'elaborazione dei dati nei data center. SweRV è un processore superscalare a due pipeline a 32 bit, realizzato con un processo tecnologico a 28 nanometri. Ogni pipeline ha nove livelli, permettendo di caricare ed eseguire più comandi contemporaneamente. Il dispositivo opera a una frequenza di 1,8 GHz.
Il generatore Rocket Chip
è una soluzione di SiFive, fondata dai creatori della tecnologia RISC-V. è un generatore di core RISC-V scritto in Chisel. Esso è un insieme di librerie parametrizzate, utilizzate per creare .
Per quanto riguarda , un linguaggio di descrizione dell'hardware basato su Scala. Genera codice a basso livello in Verilog, che per l'elaborazione su ASIC e FPGA. In questo modo, consente di utilizzare i principi della programmazione orientata agli oggetti nello sviluppo di .
Prospettive dell'alleanza
Gli esperti affermano che l'iniziativa della Linux Foundation renderà il mercato dei processori più democratico e aperto a nuovi attori. In IDC , la crescente popolarità di tali progetti avrà un impatto positivo sullo sviluppo delle tecnologie di machine learning e dei sistemi di intelligenza artificiale in generale.
/ фото PD
Lo sviluppo di processori open source consentirà anche di ridurre i costi di progettazione dei chip personalizzati. Tuttavia, ciò avverrà solo se la Linux Foundation riuscirà ad attrarre un numero sufficiente di sviluppatori.
Progetti simili
Il lavoro su progetti legati all'hardware open source è portato avanti anche da altre organizzazioni. Un esempio può essere il consorzio CXL, che ha presentato a metà marzo lo standard Compute Express Link. Questa tecnologia è simile a OmniXtend e collega anche CPU, GPU e FPGA. Per lo scambio di dati, lo standard utilizza il bus PCIe 5.0.
Un altro progetto che si occupa dello sviluppo delle tecnologie dei processori è MIPS Open, nato nel dicembre 2018. L'iniziativa è stata creata dalla startup Wave Computing. Gli sviluppatori prevedono di l'accesso agli ultimi set di istruzioni MIPS a 32 e 64 bit per la comunità IT. Il lancio del progetto è previsto nei prossimi mesi.
In generale, l'approccio open source sta diventando comune non solo per il software, ma anche per l'hardware. Progetti del genere sono sostenuti da grandi aziende. Pertanto, ci si può aspettare che nel prossimo futuro ci saranno più dispositivi sul mercato basati su standard hardware aperti.
Ultimi post dal nostro blog aziendale:
Post dal nostro canale Telegram:
Fonte: habr.com
