Nell'architettura delle piattaforme x86 sono emerse due correnti che si completano a vicenda. Secondo una versione, è necessario procedere verso l'integrazione di risorse di calcolo e di controllo in un unico chip. L'altro approccio promuove la distribuzione dei compiti: il processore è dotato di un bus ad alte prestazioni, che forma un ecosistema periferico scalabile. Questo concetto è alla base della topologia della logica di sistema Intel C620 per piattaforme di alto livello.
La differenza fondamentale rispetto al precedente chipset Intel C610 risiede nell'ampliamento del canale di comunicazione tra il processore e le periferiche integrate nel chip PCH, grazie all'uso dei collegamenti PCIe assieme al tradizionale bus DMI.
Esaminiamo più da vicino le novità del ponte sud Intel Lewisburg: quali approcci evolutivi e rivoluzionari hanno ampliato le sue capacità di comunicazione con i processori?
Cambiamenti evolutivi nella comunicazione CPU-PCH
Nel contesto di un approccio evolutivo, il principale canale di comunicazione tra la CPU e il ponte sud, rappresentato dal bus DMI (Direct Media Interface), ha ottenuto il supporto per la modalità PCIe x4 Gen3, con prestazioni di 8.0 GT/S. In precedenza, nella comunicazione tra la CPU e la logica di sistema dell'Intel C610 PCH, veniva utilizzata la modalità PCIe x4 Gen 2 con una capacità di 5.0 GT/S.
Confronto tra le funzionalità della logica di sistema Intel C610 e C620
È importante notare che questo sotto-sistema è significativamente più conservativo rispetto alle porte PCIe integrate della CPU, solitamente utilizzate per il collegamento di GPU e unità NVMe, dove si utilizza da tempo PCIe 3.0 e si prevede il passaggio a PCI Express Gen4.
Cambiamenti rivoluzionari nella comunicazione CPU-PCH
Tra i cambiamenti rivoluzionari si può annoverare l'aggiunta di nuovi canali PCIe di comunicazione CPU-PCH, chiamati Additional Uplinks. Fisicamente, si tratta di due porte PCI Express che operano in modalità PCIe x8 Gen3 e PCIe x16 Gen3, entrambe a 8.0 GT/S.
Per l'interazione tra CPU e Intel C620 PCH vengono utilizzati 3 bus: DMI e due porte PCI Express.
Qual è stato il motivo della revisione dell'attuale topologia delle comunicazioni con Intel C620? In primo luogo, nel PCH possono essere integrati fino a 4 controller di rete 10GbE con funzionalità RDMA. In secondo luogo, la crittografia del traffico di rete e lo scambio con il sottosistema di archiviazione sono gestiti da una nuova e più veloce generazione di coprocessori Intel QuickAssist Technology (QAT), che offrono supporto hardware per compressione e crittografia. E infine, il «motore dell'innovazione» — , che sarà disponibile solo per i produttori OEM.
Scalabilità e flessibilità
Una caratteristica importante è la possibilità di scegliere non solo la topologia di connessione del PCH, ma anche le priorità delle risorse interne del chip nell'accesso ai canali di comunicazione ad alta velocità con la CPU (le CPU). Inoltre, in una modalità speciale EPO (EndPoint Only Mode), il collegamento del PCH avviene come un comune dispositivo PCI Express, contenente risorse 10 GbE e Intel QAT. In questo caso, l'interfaccia DMI classica e una serie di sottosistemi Legacy, mostrati in nero nel diagramma, sono disabilitati.
Architettura interna del chip Intel C620 PCH
Teoricamente, questo permette di utilizzare nel sistema più di un chip Intel C620 PCH, ampliando le funzionalità di 10 GbE e Intel QAT in base alle esigenze di prestazione. In questo modo, le funzioni Legacy, necessarie solo in un'unica istanza, possono essere abilitate solo su uno dei chip PCH installati.
Quindi, la parola finale nel design spetterà allo sviluppatore della piattaforma, che opererà sulla base di fattori sia tecnologici che di marketing in conformità con il posizionamento di ciascun prodotto specifico.
Fonte: habr.com
