Nell'architettura delle piattaforme x86 sono emerse due tendenze che si completano a vicenda. Secondo una versione, dobbiamo procedere verso l'integrazione delle risorse di calcolo e controllo in un unico chip. Il secondo approccio promuove la distribuzione delle responsabilità: il processore è dotato di un bus ad alte prestazioni che forma un ecosistema periferico scalabile. Costituisce la base della topologia logica del sistema Intel C620 per piattaforme di alto livello.
La differenza fondamentale rispetto al precedente chipset Intel C610 è l'espansione del canale di comunicazione tra il processore e le periferiche incluse nel chip PCH attraverso l'uso di collegamenti PCIe insieme al tradizionale bus DMI.
Diamo uno sguardo più da vicino alle innovazioni del South Bridge di Intel Lewisburg: quali approcci evolutivi e rivoluzionari ne hanno ampliato i poteri nel comunicare con i processori?
Cambiamenti evolutivi nella comunicazione CPU-PCH
Nell'ambito dell'approccio evolutivo, il canale di comunicazione principale tra la CPU e il South Bridge, ovvero il bus DMI (Direct Media Interface), ha ricevuto il supporto per la modalità PCIe x4 Gen3 con prestazioni di 8.0 GT/S. In precedenza, nel PCH Intel C610, la comunicazione tra il processore e la logica di sistema veniva eseguita in modalità PCIe x4 Gen 2 con larghezza di banda di 5.0 GT/S.
Confronto delle funzionalità della logica di sistema di Intel C610 e C620
Si noti che questo sottosistema è molto più conservativo rispetto alle porte PCIe integrate nel processore, solitamente utilizzate per collegare GPU e unità NVMe, dove PCIe 3.0 è stato utilizzato per molto tempo ed è prevista la transizione a PCI Express Gen4.
Cambiamenti rivoluzionari nella comunicazione CPU-PCH
I cambiamenti rivoluzionari includono l'aggiunta di nuovi canali di comunicazione CPU-PCH PCIe, chiamati Uplink aggiuntivi. Fisicamente, si tratta di due porte PCI Express che operano nelle modalità PCIe x8 Gen3 e PCIe x16 Gen3, entrambe 8.0 GT/S.
Per l'interazione tra la CPU e il PCH Intel C620 vengono utilizzati 3 bus: DMI e due porte PCI Express
Perché è stato necessario rivedere la topologia di comunicazione esistente con Intel C620? Innanzitutto è possibile integrare nel PCH fino a 4 controller di rete 10GbE con funzionalità RDMA. In secondo luogo, la nuova e più veloce generazione di coprocessori Intel QuickAssist Technology (QAT), che forniscono supporto hardware per la compressione e la crittografia, sono responsabili della crittografia del traffico di rete e degli scambi con il sottosistema di archiviazione. E infine, il “motore dell’innovazione” - , che sarà disponibile solo per gli OEM.
Installazione e montaggio
Una proprietà importante è la possibilità di selezionare facoltativamente non solo la topologia di connessione PCH, ma anche le priorità delle risorse interne del chip nell'accesso ai canali di comunicazione ad alta velocità con il processore centrale (processori). Inoltre, nella speciale EPO (EndPoint Only Mode), la connessione PCH viene eseguita nello stato di un normale dispositivo PCI Express contenente risorse 10 GbE e Intel QAT. Allo stesso tempo, la classica interfaccia DMI, così come una serie di sottosistemi Legacy, mostrati in nero nel diagramma, sono disabilitati.
Architettura interna del chip Intel C620 PCH
In teoria, ciò rende possibile utilizzare più di un chip Intel C620 PCH in un sistema, scalando la funzionalità 10 GbE e Intel QAT per soddisfare i requisiti di prestazioni. Allo stesso tempo, le funzioni Legacy necessarie solo in un'unica copia possono essere abilitate solo su uno dei chip PCH installati.
L'ultima parola nella progettazione spetterà quindi allo sviluppatore della piattaforma, che agirà sulla base di fattori sia tecnologici che di marketing in conformità con il posizionamento di ogni specifico prodotto.
Fonte: habr.com