Nell'architettura delle piattaforme x86 sono emerse due correnti, che si integrano reciprocamente. Secondo una versione, è necessario procedere verso l'integrazione in un unico chip delle risorse computazionali e di controllo. Il secondo approccio predilige la distribuzione delle responsabilità: il processore è dotato di un bus performante, che forma un ecosistema periferico scalabile. Questo è alla base della topologia della logica di sistema Intel C620 per piattaforme di alto livello.
La differenza fondamentale rispetto al precedente chipset Intel C610 consiste nell'espansione del canale di comunicazione tra il processore e le periferiche, che fanno parte del chip PCH, grazie all'uso di collegamenti PCIe insieme al tradizionale bus DMI.
Esaminiamo in dettaglio le novità del ponte sud Intel Lewisburg: quali approcci evolutivi e rivoluzionari hanno ampliato le sue capacità di comunicazione con i processori?
Cambiamenti evolutivi nella comunicazione CPU-PCH
Nell'ambito dell'approccio evolutivo, il principale canale di comunicazione tra la CPU e il ponte sud, rappresentato dal bus DMI (Direct Media Interface), ha ottenuto il supporto della modalità PCIe x4 Gen3 con una velocità di 8.0 GT/S. In precedenza, nel PCH Intel C610, la comunicazione tra il processore e la logica di sistema avveniva nella modalità PCIe x4 Gen 2 con una larghezza di banda di 5.0 GT/S.
Confronto delle funzionalità della logica di sistema Intel C610 e C620
Notiamo che questo sottosistema è significativamente più conservatore rispetto alle porte PCIe integrate nel processore, solitamente utilizzate per collegare GPU e unità NVMe, dove PCIe 3.0 è già in uso da tempo e si prevede il passaggio a PCI Express Gen4.
Cambiamenti rivoluzionari nella comunicazione CPU-PCH
Tra i cambiamenti rivoluzionari si può includere l'aggiunta di nuovi canali PCIe per la comunicazione CPU-PCH, chiamati Additional Uplinks. Fisicamente, si tratta di due porte PCI Express che operano nelle modalità PCIe x8 Gen3 e PCIe x16 Gen3, entrambe a 8.0 GT/S.
Per l'interazione tra CPU e Intel C620 PCH vengono utilizzati 3 bus: DMI e due porte PCI Express.
Perché è stata necessaria una revisione dell'attuale topologia delle comunicazioni con Intel C620? In primo luogo, nel PCH possono essere integrati fino a 4 controller di rete 10GbE con funzionalità RDMA. In secondo luogo, la crittografia del traffico di rete e lo scambio con il sottosistema di archiviazione sono gestiti da una nuova e più veloce generazione di coprocessori Intel QuickAssist Technology (QAT), che forniscono supporto hardware per la compressione e la crittografia. Infine, il "motore dell'innovazione" — , che sarà disponibile solo per i produttori OEM.
Scalabilità e flessibilità
Una caratteristica importante è la possibilità di scelta opzionale non solo della topologia di connessione PCH, ma anche delle priorità delle risorse interne del chip nell'accesso ai canali di comunicazione ad alta velocità con il processore centrale (i processori). Inoltre, in una modalità speciale EPO (EndPoint Only Mode), la connessione PCH avviene nello stato di un normale dispositivo PCI Express, contenente risorse 10 GbE e Intel QAT. In questo caso, l'interfaccia classica DMI, così come una serie di sottosistemi Legacy, mostrati in nero nel diagramma, sono disattivati.
Architettura interna del chip Intel C620 PCH
Teoricamente, questo consente di utilizzare nel sistema più di un chip Intel C620 PCH, scalando la funzionalità 10 GbE e Intel QAT in base ai requisiti di prestazione. In questo modo, le funzioni Legacy, necessarie solo in un singolo esempio, possono essere attivate solo in uno dei chip PCH installati.
Quindi, la parola finale nel design spetterà allo sviluppatore della piattaforma, che agirà sulla base di fattori sia tecnologici che di marketing in base al posizionamento di ciascun prodotto specifico.
Fonte: habr.com
